



PY32F420 系列数据手册

32 位 ARM[®] Cortex[®]-M4F 微控制器

Puya Semiconductor (Shanghai) Co., Ltd.

产品特性

- 内核与系统
 - 32 位 ARM® Cortex®-M4F 处理器内核，支持 FPU 和 DSP 指令
 - 典型工作频率可达 144 MHz
 - Boost 模式下可以达到 176 MHz
- 存储器
 - 256 KB 双 bank Flash (支持 RWW: Read-While-Write)
 - 48 KB SRAM
- 时钟系统
 - 外部 4 ~ 32 MHz 高速晶体振荡器 (HSE)
 - 内嵌经出厂调校的 8/16/24/48MHz 高速振荡器 (HSI)
 - 外部低速晶体振荡器 32.768 kHz (LSE)
 - 内嵌低速振荡器 32.768 kHz (LSI)
 - PLL 支持 CPU 最高运行在 176 MHz
- 电源管理和复位
 - 2.7 ~ 5.5 V 供电
 - 上电/断电复位 (POR/PDR)
 - 可编程电压监测器 (PVD)
- 低功耗模式
 - 睡眠 (Sleep)、低功耗运行 (Low-power run)、低功耗睡眠 (Low-power sleep)、停机 (Stop0/1) 和 Standby 模式
 - 备份寄存器 (20 bytes)
- 多达 60 个 I/O 端口
 - 所有 I/O 口均可支持外部中断
- 2 个 12 位 ADC
 - 多达 40 个输入通道
 - 最高 4 Msps 采样转换率
 - 支持单端或差分输入
 - 转换范围: $-V_{REF+} \sim V_{REF+}$
 - 支持单次、连续、扫描和非连续转换模式
- 片上温度传感器
- 快速读取内部通道
- 1 个 12 位 DAC
 - 2 个独立通道 CH1 和 CH2, 同时产生 2 个独立的电压
 - 1 个 buffer 输出 (可达 1 Msps)
 - 支持锯齿波和三角波的产生
 - 支持斜坡补偿 (可达 15 Msps)
- EPWM
 - 130 ps 分辨率
 - 多达 6 x 2 ch 高精度 PWM 波输出
 - 支持占空比, 周期以及相位高分辨率
 - 6 个独立的计数单元
 - 任意 GPIO 可配置为跳闸/同步/事件等输入
 - 内部同步信号可输出到片外
- 多达 10 个定时器
 - 2 个 16 位高级控制定时器 TIM1 和 TIM8, 有 4 通道 PWM 互补输出, 以及死区生成和紧急停止功能
 - 1 个 32 位通用定时器 TIM2, 1 个 16 位的通用定时器 TIM3, 有高达 4 个独立通道用于输入捕获/输出比较, 通用定时器还支持使用正交解码器的两个输入的编码器接口
 - 2 个 16 位基本定时器 (TIM6 和 TIM7)
 - 1 个 16 位的低功耗定时器 (LPTIM)
 - 2 个看门狗定时器 (独立的和窗口型的)
 - 1 个系统时间定时器: 24 位自减型计数器
- 多达 9 个通信接口
 - 1 个 USART
 - 1 个 LPUART, 支持 Stop 唤醒
 - 2 个 UART 接口
 - 2 个 I²C 接口
 - 2 个 SPI 接口
 - 1 个 FDCAN 接口

- 调试模式
 - 串行调试 (SWD) 或 JTAG 接口
- 5 通道 DMA 控制器
 - 支持的外设: Timer、ADC、USART、UART、I²C、SPI
- 实时时钟 RTC
- 4 个运算放大器
- 4 个模拟比较器
- 96 位的芯片唯一 ID (UID)
- 工作温度 (x7 版本) : -40 ~ 105 °C
- 工作温度 (x8 版本) : -40 ~ 125 °C
- 封装: LQFP64、LQFP48

Puya Confidential

目录

产品特性	2
1. 简介	7
2. 功能概述	10
2.1. ARM® Cortex®-M4F 处理器	10
2.2. 存储器	10
2.3. Boot 模式	11
2.4. 存储器保护单元 (MPU)	11
2.5. Flash 加速器 (ACC)	11
2.6. 备份寄存器 (BKP)	12
2.7. 时钟系统	12
2.8. 电源管理	14
2.8.1. 电源框图	14
2.8.2. 电源监控	15
2.8.3. 电压调节器	16
2.8.4. 低功耗模式	16
2.8.5. 电源复位	17
2.8.6. 系统复位	17
2.8.7. 备份域复位	17
2.9. 通用输入输出 (GPIO)	17
2.10. DMA	18
2.11. 中断	19
2.11.1. 中断控制器 (NVIC)	19
2.11.2. 扩展中断 (EXTI)	19
2.12. 模数转换器 (ADC)	20
2.13. 数模转换器 (DAC)	20
2.14. 模拟比较器 (COMP)	21
2.15. 数字放大器 (OPA)	21
2.16. 增强型脉冲宽度调制器 (EPWM)	22
2.17. 定时器 (TIMx)	22
2.17.1. 高级定时器 (TIM1/TIM8)	22
2.17.2. 通用定时器 (TIM2/TIM3)	23
2.17.3. 基本定时器 (TIM6/TIM7)	23
2.17.4. IWDG	23
2.17.5. WWDG	24
2.17.6. LPTIM	24
2.17.7. SysTick 定时器	24
2.18. 实时时钟 (RTC)	24
2.19. 循环冗余校验计算单元 (CRC)	25

2.20.	系统配置控制器 (SYSCFG)	25
2.21.	调试支持模块 (DBG)	25
2.22.	I ² C 总线接口 (I ² C)	25
2.23.	通用同步异步收发器 (USART)	26
2.24.	通用异步收发器 (UART)	27
2.25.	低功耗通用异步收发器 (LPUART)	28
2.26.	串行外设接口 (SPI)	28
2.27.	控制器局域网 (FDCAN)	29
2.28.	调试接口 (SWD)	30
3.	引脚配置	31
3.1.	端口 A 复用功能映射	69
3.2.	端口 B 复用功能映射	70
3.3.	端口 C 复用功能映射	71
3.4.	端口 D 复用功能映射	72
4.	存储器映射	73
5.	电气特性	77
5.1.	测试条件	77
5.1.1.	最小值和最大值	77
5.1.2.	典型值	77
5.2.	绝对最大额定值	77
5.3.	工作条件	78
5.3.1.	通用工作条件	78
5.3.2.	上下电工作条件	78
5.3.3.	复位和电压控制模块特性	79
5.3.4.	工作电流特性	80
5.3.5.	低功耗模式唤醒时间	91
5.3.6.	外部时钟源特性	91
5.3.7.	内部高频时钟源 HSI 特性	94
5.3.8.	内部低频时钟源 LSI 特性	94
5.3.9.	锁相环 PLL 特性	95
5.3.10.	存储器特性	95
5.3.11.	EFT 特性	95
5.3.12.	ESD & LU 特性	95
5.3.13.	端口特性	96
5.3.14.	ADC 特性	97
5.3.15.	DAC 特性	99
5.3.16.	比较器特性	101
5.3.17.	运算放大器特性	102
5.3.18.	温度传感器特性	103

5.3.19.	内置参考电压 (V_{REFINT}) 特性.....	104
5.3.20.	内置参考电压 (V_{REFBUF}) 特性.....	104
5.3.21.	定时器特性.....	105
5.3.22.	EPWM 特性	105
5.3.23.	通讯口特性.....	106
6.	封装信息	109
6.1.	LQFP64 封装尺寸.....	109
6.2.	LQFP48 封装尺寸.....	110
7.	订购信息	111
8.	版本历史	112

Puya Confidential

1. 简介

PY32F420 系列微控制器采用高性能的 32 位 ARM® Cortex®-M4F 内核的 MCU。嵌入高达 256 KB Flash 和 48 KB SRAM 存储器，最高工作频率 176 MHz。包含多种不同封装类型多款产品。芯片集成多路 I²C、SPI、USART、UART、FDCAN 等通讯外设，2 路 12 位 ADC，1 路 DAC，10 个定时器，6 路 EPWM。

PY32F420 系列微控制器的工作温度范围为 -40 ~ 125 °C 或 -40 ~ 105 °C，工作电压范围 2.7 ~ 5.5 V。芯片提供睡眠、低功耗运行、低功耗睡眠、停机和待机 5 种低功耗工作模式，可以满足不同的低功耗应用。

PY32F420 系列微控制器适用于多种应用场景，例如电机驱动、数字电源、厨卫家电、智能家居等。

Puya Confidential

表 1-1 PY32F420 系列产品规划及特征

外设		PY32F420R1CT7	PY32F420C2CT7
Flash (KB)		256	256
SRAM (KB)		48	48
定时器	通用定时器	2	
	高级定时器	2	
	SysTick	1	
	基本定时器	2	
	低功耗定时器	1	
	看门狗定时器	2	
通讯口	USART	1	
	UART	2	
	LPUART	1	
	I ² C	2	
	SPI	2	
	FDCAN	1	
DMA		5 ch	
GPIO		60	44
EPWM	高精度功能	Yes ⁽¹⁾	-
	EPWM 通道数	6 * 2 ch	6 * 2 ch
ADC1		1 (14+8)	1 (12+8)
ADC2		1 (14+8)	1 (8+8)
DAC 通道数		2	2
比较器		4	3
运算放大器		4	4
最高频率		Normal 模式: 144 MHz / Boost 模式: 176 MHz (CPU)	
工作电压		2.7 ~ 5.5 V	
工作温度		-40 ~ 105 °C	
封装		LQFP64	LQFP48

1. 高精度功能限定在 Normal 模式 (144 MHz) 以下开启, 开启后, 芯片整体功耗将上升。




图 1-1 功能模块

2. 功能概述

2.1. ARM® Cortex®-M4F 处理器

ARM® Cortex®-M4F 处理器是支持 DSP 指令和 FPU 浮点运算的高性能嵌入式 32 位 RISC 处理器，具有优异的代码效率，采用通常 8 位和 16 位器件的存储器空间即可发挥 ARM 内核的高性能。该处理器支持一组 DSP 指令，能够实现有效的信号处理和复杂的算法执行。为 MCU 提供了低成本的平台，低引脚数、低功耗、同时提供卓越的计算性能和先进的中断系统响应。与所有 ARM 工具和软件兼容。

32 位 ARM® Cortex®-M4F 处理器

- 支持 176 MHz 工作频率
- 单周期乘法器和硬件除法器
- 集成 DSP 指令
- 嵌套的中断向量控制
- 24 位系统滴答定时器

ARM® Cortex®-M4F 处理器是基于 ARMv7-M 架构，支持 Thumb 和 Thumb-2 指令集。

- 内部总线矩阵连接 I-Code 总线、D-Code 总线、系统总线、私有外围总线 (PPB) 和调试访问 (AHB-AP)
- 嵌套矢量中断控制器 (NVIC)
- Flash 补丁和断点 (FPB)
- 数据观察点和跟踪 (DWT)
- 指令跟踪单元 (ITM)
- 串口线 JTAG 调试端口 (SWJ-DP)
- 跟踪端口接口单元 (TPIU)
- 浮点运算单元 (FPU)
- 内存保护单元 (MPU)

2.2. 存储器

片内集成最大 48 KB SRAM。通过 bytes (8 位)、half-word (16 位) 或者 word (32 位) 的方式访问 SRAM。

SRAM 的起始地址是 0x2000 0000。

片内集成 Flash，包含两个不同的物理区域组成：

- Main flash 区域，它包含应用程序和用户数据
- Information 区域，6.75 KB，它包括以下部分：
 - UID bytes
 - OTP

— System memory

对 Main flash memory 的保护包括以下几种机制：

- 读保护（RDP），防止来自外部的访问。
- 写保护（WRP），以防止不想要的写操作（由于程序存储器指针的混乱）。写保护的最小保护单位为 8 KB。
- 选项字节写保护，专门的解锁设计。

2.3. Boot 模式

通过 BOOT0 引脚以及选项字节的配置，可选择三种不同的启动模式，如下表所示：

表 2-1 Boot 配置

Boot mode configuration					Mode
BOOT_LOCK	nBOOT1 FLASH_OPTR2[8]	nBOOT0 FLASH_OPTR2[14]	BOOT0 Pin	nSWBOOT0 FLASH_OPTR2[13]	
1	X	X	X	X	选择 Main flash 作为启动区
0	X	X	0	1	选择 Main flash 作为启动区
0	X	1	X	0	选择 Main flash 作为启动区
0	0	X	1	1	选择 SRAM 作为启动区
0	0	0	X	0	选择 SRAM 作为启动区
0	1	X	1	1	选择 System flash 作为启动区
0	1	0	X	0	选择 System flash 作为启动区

Boot loader 程序存储在 System memory，用于通过 USART/UART 接口下载 Flash 程序。

2.4. 存储器保护单元（MPU）

存储器保护单元（MPU）用于管理 CPU 对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区被组织为最多 8 个保护区，还可依次再被分为最多 8 个子区。保护区大小可为 32 字节至可寻址存储器的整个 4GB 字节。

若应用中有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响，则 MPU 尤其有用。它通常由 RTOS（实时操作系统）管理。若程序访问的存储器位置被 MPU 禁止，则 RTOS 可检测到它并采取行动。在 RTOS 环境中，内核可基于执行的进程，动态更新 MPU 区的设置。MPU 是可选的，若应用不需要则可绕过。

2.5. Flash 加速器（ACC）

为了发挥处理器的全部性能，该加速器将实施指令预取队列和分支缓存，从而提高了 Flash 的程序执行速度。根据 CoreMark 基准测试，该加速器所获得的性能需要达到相当于 Flash 在 CPU 频率高达 176 MHz 时以等待周期执行程序。

- ICODE 可以进行指令预取
- 指令缓存 64 条分支，数据位宽为 64 位
- 数据缓存 16 条分支，数据位宽为 64 位

2.6. 备份寄存器 (BKP)

备份寄存器是 5 个 32 位的寄存器，可用来存储 20 个字节的用户应用程序数据。该模块处在备份域里，由 V_{CC} 维持供电。当系统在待机模式下被唤醒，它们也不会被复位。当电源复位 (POR) 或者 BDCR 复位时，会被复位。

- 支持 20 字节数据后备寄存器
- 用来管理防侵入检测并具有中断功能的状态/控制寄存器
- 用来存储 RTC 校验值的校验寄存器。
- 在 PC13 引脚（当该引脚不用于侵入检测时）上输出 RTC 校准时钟，RTC 闹钟脉冲或者秒脉冲

2.7. 时钟系统

CPU 启动后默认系统时钟频率为 HSI 8 MHz，在程序运行后可以重新配置系统时钟频率和系统时钟源。可以选择的高频时钟有：

- 一个 8/16/24/48 MHz 可选的内部高精度 HSI 时钟。
- 一个 32.768 kHz 可配置的内部 LSI 时钟。
- 4 ~ 32 MHz HSE 时钟，并且可以使能 CSS 功能检测 HSE。如果 HSE 失效，硬件会自动转换系统时钟为 HSI，HSI 频率由软件配置，同时 CPU NMI 中断产生。
- 一个 32.768 kHz LSE 时钟。
- PLL 时钟，PLL 源可以选择 HSI 或 HSE。如果选择 HSE 源，当 CSS 使能并且 HSE 失效时，关闭 PLL 和 HSE，硬件选择系统时钟源为 HSI。

AHB 时钟可以基于系统时钟分频，APB 时钟可以基于 AHB 时钟分频。AHB 频率最高为 176 MHz。




图 2-1 系统时钟结构图

2.8. 电源管理

2.8.1. 电源框图




图 2-2 电源框图

表 2-2 电源框图

编号	电源	电源值	描述
1	V _{CC}	2.7 ~ 5.5 V	通过电源管脚为芯片提供电源。
2	V _{CCA}	2.7 ~ 5.5 V	通过电源管脚为芯片模拟电路提供电源。
3	V _{DDD}	1.15 V (默认)	来自于 VR 的输出，为芯片内部主要逻辑电路、SRAM 供电。MR 和 LPR 模式可以选。 当进入 Standby 模式，VR (包括 MR、LPR) 停止工作，V _{DDD} 域断电。

2.8.2. 电源监控

2.8.2.1. 上下电复位 (POR/PDR)

芯片内设计上电复位 (POR) /掉电复位 (PDR) 模块, 为芯片提供上电和下电复位。该模块在各种模式之下都保持工作。




图 2-3 POR/PDR 阈值

2.8.2.2. 电压检测 (PVD)

电压检测 (PVD) 模块可以用来检测 V_{CC} 电源, 检测点可通过寄存器进行配置。当 V_{CC} 高于或低于 PVD 的检测点时, 产生相应的复位标识。

该事件内部连接到 EXTI 的 line 16, 取决于 EXTI line 16 上升/下降沿配置, 当 V_{CC} 上升超过 PVD 的检测点, 或者 V_{CC} 降低到 PVD 的检测点以下, 产生中断, 在中断服务程序中用户可以进行紧急的 shutdown 任务。




图 2-4 PVD 阈值

2.8.3. 电压调节器

芯片设计两个电压调节器：

- 主模式 MR (Main regulator) 在芯片正常运行 (Run) 状态时保持工作。
- 低功耗模式 LPR (Low power regulator) 在低功耗模式下，提供更低功耗的选择。

该设备采用嵌入式线性稳压器——主稳压器 (MR) 为大部分数字电路供电。主稳压器在运行模式和睡眠模式下工作。

该设备支持动态电压调节功能，可在运行模式下优化功耗。为逻辑电路供电的主稳压器输出电压，可根据系统最高运行频率进行动态调整。

主调节器 (MR) 在以下范围内运行：

- Boost mode (Range 1) ， CPU 运行频率最高可达 176 MHz。
- Normal mode (Range 2) ， CPU 运行频率最高可达 144 MHz。

2.8.4. 低功耗模式

芯片在正常的运行模式之外，有 5 个低功耗模式：




图 2-5 低功耗模式

- **睡眠模式 (Sleep)**：CPU 时钟关闭 (NVIC, SysTick 等工作)，外设可以配置为保持工作。
(建议只使能必须工作的模块，在模块工作结束后关闭该模块)
- **低功耗运行模式 (Low-power run)**：该模式下 CPU 工作频率被限定最大为 2 MHz，有独立时钟的周边模块可工作在 HSI 频率下。
- **低功耗睡眠模式 (Low-power sleep)**：该模式仅能从 Low-power run 模式进入、CPU 时钟关闭，当由事件或中断唤醒时，系统将回到 Low-power run 模式。

- **停机模式 (Stop0/Stop1)**：该模式下 SRAM 和寄存器的内容保持，高速时钟 PLL、HSI 和 HSE 关闭，V_{DDD} 域下大部分模块时钟都被停掉。GPIO、PVD、I²C、LPUART、IWDG、Low-power timer、COMP 和 RTC 可以唤醒 Stop 模式。
- **待机模式 (Standby)**：V_{DDD} 域断电，仅 V_{DDK} 域工作。待机模式退出的条件有四种：NRST 上的外部复位、IWDG 复位、RTC 闹钟、WKUP 管脚上的上升沿。

2.8.5. 电源复位

电源复位在以下情况下产生：

- 上下电复位 (POR / PDR)
- 在退出待机模式时

2.8.6. 系统复位

当产生以下事件时，产生系统复位：

- NRST 引脚的复位
- 窗口看门狗复位 (WWDG)
- 独立看门狗复位 (IWDG)
- SYSRESETREQ 软件复位
- 低功耗管理复位 (NRST_STDBY/NRST_STOP)
- Option byte load 复位 (OBL)
- 锁相环失锁复位 (PLL unlock)

2.8.7. 备份域复位

备份域复位会将所有备份域寄存器复位，备份域寄存器包括 RCC_BDCR 备份寄存器。

只要发生以下事件之一，就会产生备份域复位：

- 软件复位：通过将 RCC 备份域控制寄存器 (RCC_BDCR) 中的 BDRST 位置 1 触发。
- 在电源 V_{CC} 已掉电后，又再上电。

2.9. 通用输入输出 (GPIO)

每个 GPIO 都可以由软件配置为输出 (push - pull 或者 open drain)，输入 (floating, pull - up / down, analog)，外设复用功能，锁定机制会冻结 I/O 口配置功能。GPIO 功能概要如下：

- 寄存器支持 AHB 总线读写
- 输出状态：推挽输出或者开漏输出 + 上拉/下拉
- 数据输出来自数据寄存器 (GPIOx_ODR) 或者外设 (复用功能输出)
- 每个 I/O 可进行速度选择
- 输入状态：浮空，上拉/下拉，模拟
- 数据输入送给输入数据寄存器 (GPIOx_IDR) 或者外设 (复用功能输入)

- 置位/复位寄存器 (GPIOx_BSRR) , 复位寄存器 (GPIOx_BRR) 允许对 GPIOx_ODR 的位写访问
- 锁定机制 (GPIOx_LCKR) 会冻结 I/O 口配置功能
- 模拟功能
- 复用功能选择寄存器 (每个 IO 口最多 16 种复用功能)
- 高度灵活的 I/O 多路选择功能, 使得 I/O 口作为 GPIO, 或者作为各种外设接口功能

2.10. DMA

直接存储器存取 (DMA) 用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。搬运数据无需 CPU 干预, 数据可以通过 DMA 快速地移动, 这就节省了 CPU 的资源来做其他操作。该器件具有 1 个通用 DMA, 有 5 个通道, 每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各个 DMA 请求的优先权。

主要功能如下:

- 单 AHB master
- 5 个独立可配置的通道
- 每个通道通过配置可以连接任一外设的硬件 DMA 请求, 每个通道都同样支持软件触发。
- 在同一个 DMA 模块上, 多个请求间的优先权可以通过软件编程设置, 优先权设置相等时由硬件决定 (通道号越低优先级越高)
- 独立数据源和目标数据区的传输宽度 (字节、半字、全字), 模拟打包和拆包的过程。源和目标地址必须按数据传输宽度对齐
- 可编程的源和目标地址, 地址可选递增, 递减或不变
- 每个通道都有 4 个事件标志 (传输完成 (循环)、块传输完成、半块传输完成, 传输错误), 这 4 个事件标志进行“逻辑或”, 成为一个单独的中断请求
- 支持存储器和存储器间、外设和存储器、存储器和外设、外设和外设的数据传输
- SRAM、APB 和 AHB 外设均可作为访问的源和目的, FLASH 只能作为源不能作为目标
- 支持单次触发模式和四种循环模式
 - 外设地址保持, 存储器地址保持
 - 外设地址重新加载, 存储器地址保持
 - 外设地址保持, 存储器地址重新加载
 - 外设和存储器地址都重新加载
- 单次模式可编程传输数量 0 ~ 65535
- 循环模式支持无限循环和有限循环 (1 ~ 255)
- 支持单一传输和批量传输
 - 单一传输: 搬运 1 次数据回复 1 次 ACK
 - 批量传输: 搬运配置的数据量后回复 1 次 ACK (所有数据搬运结束后释放总线)
- 支持存储器到存储器模式的两种传输方式

- 快速模式：获得仲裁后始终占据总线，直到传输完所有数据后释放总线；
- 轮换模式：传输 1 次数据后释放总线重新仲裁；
- 支持在循环模式下进入块传输完成中断后暂停传输

2.11. 中断

PY32F420 通过 Cortex-M4F 处理器内嵌的矢量中断控制器 (NVIC) 和一个扩展中断/事件控制器 (EXTI) 来处理异常。

2.11.1. 中断控制器 (NVIC)

NVIC 是 Cortex-M4F 处理器内部紧耦合 IP。NVIC 可以处理来自处理器外部的 NMI (不可屏蔽中断) 和可屏蔽外部中断，以及 Cortex-M4F 内部异常。NVIC 提供了灵活的优先级管理。

处理器核心与 NVIC 的紧密耦合大大减少了中断事件和相应中断服务例程 (ISR) 启动之间的延迟。ISR 向量列在一个向量表中，存储在 NVIC 的一个基地地址。要执行的 ISR 的向量地址是由向量表基址和用作偏移量的 ISR 序号组成的。

如果高优先级的中断事件发生，而低优先级的中断事件刚好在等待响应，稍后到达的高优先级的中断事件将首先被响应。另一种优化称为尾链 (tail-chaining)。当从一个高优先级的 ISR 返回时，然后启动一个挂起的低优先级的 ISR，将跳过不必要的处理器上下文的压栈和弹栈。这减少了延迟，提高了电源效率。

NVIC 特性：

- 低延时的异常和中断处理
- 8 个可编程的优先等级 (使用了 3 位中断优先级)
- 支持 1 个 NMI 中断
- 63 个可屏蔽的中断通道 (不包括 16 个 CPU 的中断)
- 高优先级中断可打断低优先级中断响应
- 支持尾链 (tail - chaining) 优化
- 硬件中断向量检索

2.11.2. 扩展中断 (EXTI)

- EXTI 增加了处理物理线事件的灵活性，系统可以通过 GPIO 和指定模块 (PVD/RTC/COMP1/COMP2/COMP3/COMP4) 输入事件唤醒。
- EXTI 控制器有多个通道，包括最多 60 个 GPIO 通过复用的方式使用 16 个 EXTI line、1 个 PVD 输出、RTC 唤醒信号、COMP1、COMP2、COMP3、COMP4、I2C1、I2C2、LPTIM 和 LPUART。其中 GPIO, PVD, RTC, COMP1, COMP2, COMP3, COMP4 可以配置上升沿、下降沿或双沿触发。任何 GPIO 信号通过选择信号配置为 EXTI0 ~ 15 通道。
- 每个 EXTI line 都可以通过寄存器独立屏蔽。
- EXTI 控制器可以捕获比内部时钟周期短的脉冲。

- EXTI 控制器中的寄存器锁存每个事件，即使是在 Stop 模式下，处理器从停止模式唤醒后也能识别唤醒的来源，或者识别引起中断的 GPIO 和事件。

2.12. 模数转换器 (ADC)

芯片内置有 2 个 12 位的 SARADC。每个 ADC 最多支持 22 个转换通道，ADC1 连接 14 个外部通道，8 个内部通道。内部通道包括：OPA1、OPA2、OPA3、OPA4、ADCBUF、VCC/3、DAC_OUT1、VREFINT。ADC2 连接 14 个外部通道，8 个内部通道。内部通道包括：OPA1、OPA2、OPA3、OPA4、ADCBUF、VCC/3、DAC_OUT2、VREFBUF。

- 各通道的转换模式可以设定为单次、连续、扫描、间断模式。转换结果存储在左对齐或者右对齐的 16 位数据寄存器中
- 模拟看门狗允许应用检测是否输入电压超出了用户定义的高或者低阈值
- ADC 实现了在低频率下运行，可获得很低的功耗
- 在转换结束，连续转换结束，模拟看门狗时转换电压超出阈值时产生中断请求
- ADC 可配置 12-bit、10-bit、8-bit 和 6-bit 分辨率
- 最大 ADC 采样率：4 Msps
- 支持自校准
- 支持可编程采样时间
- 数据寄存器可配置数据对齐方式
- 支持规则通道数据转换的 DMA 请求
- 每个 ADC 有 4 组差分对（对应 PGA1/2/3/4 的 P 和 N 端），其他外部通道和内部通道都是单端输入；差分对也可以配置成单端输入；ADC12_IN0 ~ ADC12-IN3 也为慢速通道（ADC12 共享的通道），ADC1/2_IN4/5 也是慢速通道，其他外部通道（ADC_IN6-ADC_IN13）为快速通道
- 过采样器，具有 16 位数据寄存器，过采样率 2 ~ 256 可调，可编程数据移位可达 8 位
- 数据预处理，支持增益补偿，offset 补偿

2.13. 数模转换器 (DAC)

数字/模拟转换模块 (DAC) 是 12 位数字输入，电压输出的数字/模拟转换器。DAC 可以配置为 8 位或 12 位模式，也可以与 DMA 控制器配合使用。DAC 工作在 12 位模式时，数据可以设置成左对齐或右对齐。DAC 模块有 2 个输出通道，每个通道都有单独的转换器。在双 DAC 模式下，2 个通道可以独立地进行转换，也可以同时进行转换并同步地更新 2 个通道的输出。DAC 可以通过引脚输入参考电压 V_{REF+} 以获得更精确的转换结果，也选择内部参考电压 V_{REFBUF} 。

主要特性如下：

- 1 个 DAC 接口，2 个输出通道
- 12 位模式下数据左对齐或者右对齐
- 同步更新功能
- 噪声波形生成

- 三角波形生成
- 斜坡发生器生成
- 双 DAC 通道同时或者分别转换
- 每个通道都有 DMA 功能
- 支持 DMA 下溢错误检测
- 外部触发转换
- 2 个独立通道的电压共享一个输出 buffer，同一时刻只能有一个通道的电压输出到外部 3 个管脚中的一个
- DAC 驱动不大于 2 个 COMP 时，内部转换速率可以达到 15 Msp/s

2.14. 模拟比较器 (COMP)

芯片内集成 4 个通用比较器 (General purpose comparators)，COMP1/COMP2/COMP3/COMP4。这 4 个模块可以作为单独的模块，也可以与 timer 组合在一起使用。比较器可以被模拟信号触发，产生低功耗模式唤醒功能；可以模拟信号调节；当与来自 timer 的 PWM 输出连接时，Cycle by cycle 的电流控制回路。主要特性如下：

- 支持电压比较功能，每个比较器有可配置的正或者负输入，以实现灵活的电压选择
 - 多路 I/O 引脚
 - DAC
 - 温度传感器输出
- 可编程速度和功耗
- Rail to Rail
- 可编程的迟滞功能
- 配置寄存器写保护 (LOCK 功能)
- 输出可以被连接到 I/O 或者 timer 的输入作为触发
- 每个 COMP 具有中断产生能力，用作芯片从低功耗模式 (Sleep/Stop/ Low-power sleep) 的唤醒 (通过 EXTI)
- 提供软件可配置数字滤波时间以增强芯片抗干扰能力
- 支持输出消隐以降低开关噪声
- 支持 Windows COMP 功能

2.15. 数字放大器 (OPA)

内嵌入了 4 个运算放大器，每个运算放大器有两个输入和一个输出。三个 I/O 可以连接到外部引脚，从而实现任何类型的外部互连。输出连接到内部 ADC 和 COMP。主要特性如下：

- 轨对轨输入和输出电压范围
- 低输入偏置电流
- 低输入偏移电压

- 高频增益带宽
- 高速模式可实现更好的压摆率

2.16. 增强型脉冲宽度调制器 (EPWM)

增强型脉冲宽度调制器 (EPWM) 可以由多个 EPWMx 子模块组成, EPWMx (x 实例化编号) 代表一个完整的 PWM 通道, 由两个 PWM 输出组成: EPWMA 和 EPWMB。定时器由一个 16 位计数器组成, 可生成各种 PWM 波形; 单元间可实现软件同步和硬件同步; 支持同步输出以同步片外计数器; 各基准值寄存器支持预加载功能; 外部事件支持消隐和窗口模式; 支持同步 DAC; 支持多相单元间交错移相控制。

主要特性如下:

- 具有两个 PWM 输出, 分别为 EPWMxA 和 EPWMxB, 可以将其配置为单边模式、双边对称模式和双边非对称模式
- 通过软件对 PWM 信号进行异步覆写控制
- 一个专用 16 位时基计数器, 可以控制 PWM 的周期和频率
- 通过编程调整 PWM 信号的相位, 使其与其他 EPWM 模块的信号产生滞后或超前的效果
- 上升沿和下降沿延迟的死区生成分别独立控制
- 采用高频载波信号进行 PWM 调制, 适合用于脉冲变压器的栅极驱动
- 可以逐周期实现硬件锁定相位关系
- 在故障情况下, 跳闸区既可分配给逐周期跳闸, 也可分配给单次跳闸
- 跳闸状态可以强制 PWM 输出高、低逻辑电平或高阻抗状态
- 编程事件分频可以减小 CPU 响应中断的开销
- 所有事件都是 ADCSOC 和 CPU 中断的触发源

2.17. 定时器 (TIMx)

表 2-3 定时器特性

类型	分类	位宽	计数方向	预分频	DMA	捕获/比较通道	互补输出
高级定时器	TIM1	16 位	递增、递减、中心对齐	1 ~ 65536	支持	4	3
	TIM8	16 位	递增、递减、中心对齐	1 ~ 65536	支持	4	3
通用定时器	TIM2	32 位	递增、递减、中心对齐	1 ~ 65536	支持	4	-
	TIM3	16 位	递增、递减、中心对齐	1 ~ 65536	支持	4	-
基本定时器	TIM6/TIM7	16 位	递增	1 ~ 65536	支持	-	-

2.17.1. 高级定时器 (TIM1/TIM8)

高级定时器 (TIM1/TIM8) 由 16 位被可编程分频器驱动自动装载计数器组成。它可以被用作各种场景, 包括: 输入信号 (输入捕获) 的脉冲长度测量, 或者产生输出波形 (输出比较、输出 PWM、带死区插入的互补 PWM)。

TIM1/TIM8 包括 6 个独立通道, 用作:

- 输入捕获
- 输出比较
- PWM 产生 (边缘或者中心对齐模式)
- PWM 移相 (CH1/CH2/CH3 支持此功能)
- 单脉冲模式输出

TIM1/TIM8 包括 2 个内部通道, 用作:

- 输出比较
- PWM 产生 (内部通道, 用于 ADC 的触发)
- 单脉冲模式输出

如果 TIM1/TIM8 配置为标准的 16 位定时器, 则它具有与 TIMx 定时器相同的特性。如果配置为 16 位 PWM 发生器, 则具有全调制能力 (0 ~ 100%)。

两路刹车输入, 将定时器的输出信号置于安全状态中。

在 MCU debug 模式, TIM1/TIM8 可以冻结计数。

具有相同架构的 timer 特性共享, 因此 TIM1/TIM8 可以通过定时器链接功能与其他定时器一起工作, 以实现同步或事件链接。

TIM1/TIM8 支持 DMA 功能。

2.17.2. 通用定时器 (TIM2/TIM3)

TIM2/TIM3 通用定时器是由 16 位可编程分频器驱动的 16 (TIM2 是 32) 位自动重装载计数器构成。具有 4 个独立的通道, 每个用于输入捕获/输出比较, PWM 或者单脉冲模式输出。

- 可以通过定时器链接功能与 TIM1/TIM8 一起工作
- 支持 DMA 功能
- 能够处理正交 (增量) 编码器信号
- 在 MCU debug 模式, TIM2/TIM3 可以冻结计数
- 支持 DMA 功能
- 两路刹车输入, 将定时器的输出信号置于安全状态中

2.17.3. 基本定时器 (TIM6/TIM7)

- 基本定时器 TIM6/TIM7 包含一个 16 位自动装载计数器, 由各自的可编程预分频器驱动。
- 16 位自动装载计数器。
- 在更新事件 (计数器溢出) 发生时产生中断/DMA 请求。

2.17.4. IWDG

芯片内集成了一个独立看门狗定时器 (简称 IWDG), 该模块具有高安全级别、时序精确及灵活使用的特点。IWDG 发现并解决由于软件失效造成的功能混乱, 并在计数器达到指定的 timeout 值时触发系统复位。

- IWDG 由独立的 RC 振荡器 (LSI) 提供时钟, 可在 Stop 和 Standby 模式下工作
- IWDG 最适合需要看门狗作为主应用之外的独立过程, 并且无很高的时序准确度限制的应用
- 通过选项字节的控制, 可以使能 IWDG 硬件模式
- IWDG 是 Stop 模式的唤醒源, 以复位的方式唤醒 Stop 模式
- 在 MCU debug 模式, IWDG 可以冻结计数值

2.17.5. WWDG

系统窗口看门狗是基于一个 7 位的下行计数器, 可以设置为自由运行。当出现问题时, 它可以作为一个看门狗来复位系统。计数时钟为 APB 时钟 (PCLK)。它具有预警中断能力, 计数器可以在 MCU debug 模式下被冻结。

2.17.6. LPTIM

LPTIM 是一款 16 位定时器。LPTIM 将系统从低功耗模式中唤醒的能力使得它适用于实际的低功耗应用中, LPTIM 引入一种灵活的时钟方案, 可提供所需的功能和性能, 同时将低功耗降至最低。

- 16 位向上计数器
- 3 位预分频器, 具有 8 个可能的分频因子 (1、2、4、8、16、32、64、128)
- 可选时钟: LSE、LSI 和 APB 时钟
- 支持单次和连续模式

2.17.7. SysTick 定时器

SysTick 计数器专门用于实时操作系统 (RTOS), 但也可以用作标准的向下计数器。

SysTick 特性:

- 24 位向下计数
- 自装载能力
- 计数器记到 0 时可产生中断 (可屏蔽)

2.18. 实时时钟 (RTC)

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器, 在相应软件配置下, 可提供时钟的功能。修改计数器的值可以重新设置系统当前的时间。

- RTC 为预分频系数最高为 2^{20} 的 32 位可编程计数器。
- RTC 计数器时钟源可以为 LSE、LSI 或 HSE 时钟的 128/32/8 分频 (默认 128 分频, 可在 RCC 寄存器里配置)
- RTC 可以产生闹钟中断, 全局中断 (秒事件、溢出事件、闹钟事件可引起全局中断, 全局中断可屏蔽)。
- RTC 支持时钟校准。
- 在 MCU debug 模式, RTC 可以冻结计数。

2.19. 循环冗余校验计算单元 (CRC)

循环冗余校验 (CRC) 计算单元是根据固定的生成多项式得到 32 位 CRC 计算结果。在其他的应用中, CRC 技术主要应用于核实数据传输或者数据存储的正确性和完整性。CRC 计算单元含有 1 个 32 位数据寄存器:

- 对该寄存器进行写操作时, 作为输入寄存器, 可以输入要进行 CRC 计算的新数据。
- 对该寄存器进行读操作时, 返回上一次 CRC 计算的结果。
- 每一次写入数据寄存器, 其计算结果是前一次 CRC 计算结果和新计算结果的组合 (对整个 32 位字进行 CRC 计算, 而不是逐字节地计算)。
- 可以通过设置寄存器 CRC_CR 的 RESET 位来重置寄存器 CRC_DR 为 0xFFFF FFFF。该操作不影响寄存器 CRC_IDR 内的数据。

2.20. 系统配置控制器 (SYSCFG)

SYSCFG 模块主要完成如下功能:

- I²C IO 噪声滤波器控制
- I²C Fm+模式控制
- 所有 IO 噪声滤波器控制
- EXTI IO 选择
- 根据不同 boot 模式, 映射初始程序区
- DMA 外设通道选择
- 定时器的刹车输入控制

2.21. 调试支持模块 (DBG)

DBG 模块协助调试器提供以下功能:

- 支持睡眠模式, 停止模式和待机模式
- CPU 进入 HALT 时, 控制定时器、看门狗停止计数或者继续计数
- CPU 进入 HALT 时, 阻止 I²C1 和 I²C2 SMBUS 超时
- CPU 进入 HALT 时, 阻止 FDCAN 的接收寄存器更新
- 分配跟踪引脚

DBG 寄存器还提供芯片 ID 编码。使用 JTAG 或者 SW 调试接口, 或者用户程序都可以访问此 ID 编码。

2.22. I²C 总线接口 (I²C)

I²C (Inter-integrated circuit) 总线接口连接微控制器和串行 I²C 总线。它控制所有 I²C 总线特定的顺序、协议、仲裁和时序。支持标准 (Sm)、快速 (Fm)、快速模式增强 (Fm+)。

I²C 特性:

- 2 个 I²C 接口, 支持 Slave 和 Master 模式

- 支持不同通讯速度
 - 标准模式 (Sm) : 高达 100 kHz
 - 快速模式 (Fm) : 高达 400 kHz
 - 快速模式增强 (Fm+) : 高达 1 MHz
- 作为 Master
 - 产生 Clock
 - Start 和 Stop 的产生
- 作为 Slave
 - 可编程的 I²C 地址检测
 - 可响应 2 个从地址的双地址能力 (1 个可掩码配置)
 - Stop 位的发现
- 7 位/10 位寻址模式
- 支持广播呼叫 (General call)
- 状态标志位
 - 发送/接收模式标志位
 - 字节传输完成标志位
 - I²C 忙标志位
- 错误标志位
 - 主机仲裁丢失
 - 地址/数据传输后的 ACK 失败
 - Start/Stop 错误
 - 过载 (overrun) / 欠载 (underrun) (时钟拉长功能禁止)
- 可选的时钟拉长功能
- 具备 DMA 能力的单字节 buffer
- 软件复位
- 模拟噪声滤波功能
- 支持 SMBus
- 支持低功耗模式, 从 Stop 模式唤醒

2.23. 通用同步异步收发器 (USART)

PY32F420 包含 1 个通用同步/异步收发器 (USART) , 支持 ISO7816, LIN, IrDA。

通用同步异步收发器 (USART) 提供了一种灵活的方法与使用工业标准 NRZ 异步串行数据格式的外部设备之间进行全双工数据交换。USART 利用分数波特率发生器提供宽范围的波特率选择。

它支持同步单向通信和半双工单线通信, 它还允许多处理器通信。

支持自动波特率检测。

使用多缓冲器配置的 DMA 方式, 可以实现高速数据通信。

USART 特性:

- 全双工异步通信

- NRZ 标准格式
- 可配置 16 倍或者 8 倍过采样，增加在速度和时钟容忍度的灵活性
- 发送和接收共用的可编程波特率
- 自动波特率检测
- 两个用于收发数据的内部 FIFO，每个 FIFO 均可由软件使能/禁止，并且均带有一个状态标志
- 双时钟域，带有独立于 PCLK 的外设专用内核时钟
- 可编程的数据顺序，最先移位 MSB 或 LSB
- 可编程的数据长度 7 位和 8 位或者 9 位
- 可配置的停止位（支持 0.5、1、1.5 或 2 个停止位）
- 发送方为同步传输提供时钟
- 单线半双工通讯
- 独立的发送和接收使能位
- 硬件流控制：RS232、RS485
- 通过 DMA 缓冲接收/发送字节
- 检测标志
 - 接收 buffer 满
 - 发送 buffer 空
 - 传输结束
- 奇偶校验控制
 - 发送校验位
 - 对接收数据进行校验
- 多处理器通信
 - 如果地址不匹配，则进入静默模式
- 从静默模式唤醒：通过空闲检测和地址标志检测，两种唤醒接收器的方式：地址位（MSB，第 9 位），总线空闲。

2.24. 通用异步收发器 (UART)

PY32F420 包含 2 个通用异步收发器 (UART)：

- 支持 5/6/7/8/9 位串行数据
- 支持 1/2 位 STOP 位（5 位数据时：1/1.5 位 STOP）
- 支持发送地址/数据
- 支持固定奇偶校验
- 支持断开帧
- 起始位错误检测
- 支持可编程分数波特率
- 支持 SWAP 功能
- 支持大小端切换 MSB FIRST 功能
- 全双工异步通信
- NRZ 标准格式

2.25. 低功耗通用异步收发器 (LPUART)

PY32F420 包含 1 个低功耗通用异步收发器 (LPUART)，支持

- 全双工异步通讯
- NRZ 标准模式
- 波特率可编程
- 32.768 kHz 时钟，波特率范围 300 ~ 9600。更高波特率需要更高时钟频率支持
- 双时钟域：PCLK 及专用 kernel 时钟
- Word 长度可配置 (7/8/9 位)
- 可配置 MSB 或者 LSB first 移位
- Stop 位数可配置 (1/2 bit Stop)
- 单线半双工通讯
- 支持 DMA 连续传输
- 在 SRAM 里利用集中式 DMA 缓冲接收/发送字节
- 发送和接收独立使能
- 独立发送/接收信号极性控制
- Tx/Rx 引脚可以互换
- 支持硬件 RS-485/modem 流控制
- 奇偶校验控制：发送时产生奇偶校验位，接收时奇偶校验
- 错误标志
- 中断源标志
- 支持 5/6/7/8/9 位串行数据

2.26. 串行外设接口 (SPI)

PY32F420 包含 2 个 SPI。串行外设接口 (SPI) 允许芯片与外部设备以半双工、全双工、单工同步的串行方式通信。此接口可以被配置成主模式，并为外部从设备提供通信时钟 (SCK)。接口还能以多主配置方式工作。

SPI 特性如下：

- Master 或者 slave 模式
- 3 线全双工同步传输
- 2 线半双工同步传输 (有双向数据线)
- 2 线单工同步传输 (无双向数据线)
- 8 位或者 16 位传输帧选择
- 支持多主模式
- 主模式频率 (高速 IO 最大为 64 MHz)
- 从模式频率 (高速 IO 最大为 32 MHz)
- 主模式和从模式下均可以由软件或硬件进行 NSS 管理：主/从操作模式的动态改变

- 可编程的时钟极性和相位
- 可编程的数据顺序，MSB 在前或 LSB 在前
- 可触发中断的专用发送和接收标志
- SPI 总线忙状态标志
- Motorola 模式
- 支持 TI 模式
- 可引起中断的主模式故障、过载
- 2 个具备 DMA 能力的 32 位 Rx 和 Tx FIFOs

2.27. 控制器局域网 (FDCAN)

1 个 FDCAN 通信接口模块。

CAN (Controller Area Network) 总线是一种可以在无主机情况下实现微处理器或者设备之间相互通信的总线标准。FDCAN 控制器遵循 CAN 总线 CAN2.0 (2.0A、CAN2.0B) 和 CAN FD 协议。

CAN 总线控制器可以处理总线上的数据收发，在本产品中，FDCAN 控制器具有 12 组筛选器。筛选器用于为应用程序选择要接收的消息。

FDCAN 控制器中应用程序可通过 1 个高优先级的主发送缓冲器 (Primary Transmit Buffer, 以下简称 PTB) 和 3 个辅发送缓冲器 (Secondary Transmit Buffer, 以下简称 STB) 将发送数据送至总线，由发送调度器决定邮箱发送顺序。通过 6 个接收缓冲器 (Receive Buffer, 以下简称 RB) 获取总线数据。3 个 STB 以及 6 个 RB 可以理解为一个 3 级 FIFO 和一个 6 级 FIFO, FIFO 完全由硬件控制。

FDCAN 总线控制器同时也可以支持时间触发 CAN 通信 (Time-trigger communication) 。

- 完全支持 CAN2.0A/ CAN2.0B/ CAN FD 协议
- CAN2.0 支持最高通信波特率 1 Mbit/s
- 支持 1 ~ 1/ 32 的波特率预分频，灵活配置波特率
- 6 个接收缓冲器 RB
 - FIFO 方式
 - 错误或者不被接收的数据不会覆盖存储的消息
- 1 个高优先主发送缓冲器 PTB
- 3 个副发送缓冲器 STB
 - FIFO 方式
 - 优先级仲裁方式
- 16 组独立的筛选器
 - 支持 11 位标准 ID 和 29 位扩展 ID
 - 可编程 ID CODE 位以及 MASK 位
- PTB/STB 均支持单次发送模式
- 支持静默模式
- 支持回环模式

- 支持捕捉传输的错误种类以及定位仲裁失败位置
- 可编程的错误警告值
- 支持 ISO11898 - 4 规定时间触发 FDCAN 以及接收时间戳

2.28. 调试接口 (SWD)

ARM SWD 接口允许串口调试工具连接到 PY32F420。

Puya Confidential

3. 引脚配置




图 3-1 LQFP64 PY32F420R1xT7 Pinout1 (Top view)




图 3-2 LQFP48 PY32F420C2xT7 Pinout2 (Top view)

表 3-1 引脚定义的术语和符号

类型	符号	定义
端口类型	S	Supply 引脚
	G	Ground 引脚
	NRST	复位引脚, 低电平有效
	I/O	输入/输出引脚
	NC	无定义
端口结构	COM	标准 5 V 端口, 支持模拟输入输出
	COM_A	标准 5 V 端口, 带模拟开关
	COM_T	Tolerant 端口, 允许输入电压范围大于 V_{CC}
	NRST	复位端口, 带内部弱上拉电阻, 不支持模拟输入输出功能
端口功能	复用功能	- 通过 GPIOx_AFR 寄存器选择的功能
	附加功能	- 通过外设寄存器或选项字节直接选择或使能的功能

表 3-2 LQFP64 引脚定义⁽¹⁾⁽²⁾

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP64 R1					
1	PD10	I/O	COM_A	TIM1_CH4 TIM8_CH4 SPI2_SCK TIM1_BKIN2 USART_CK I2C1_SCL EPWM_IN58 UART1_TX LPUART_TX USART_TX LPUART_CTS EVENTOUT	ADC1_IN0/ADC2_IN0
2	PC13-TAMPER-WKUP	I/O	COM_A	TIM1_CH4N TIM8_CH4N TIM8_BKIN2 UART1_RX EPWM_IN45 UART2_RX LPUART_RX USART_RX LPUART_RTS_DE EVENTOUT	ADC1_IN1/ADC2_IN1 WKUP1 TAMP_RTC
3	PC14-OSC32I	I/O	COM_A	MCO1 TIM3_CH1 TIM1_ETR TIM2_BKIN2 I2C1_SCL UART1_TX EPWM_IN46 UART2_TX LPUART_TX USART_TX USART_CTS EVENTOUT	ADC1_IN2/ADC2_IN2 OPA2_VOUT OSC32_IN
4	PC15-OSC32O	I/O	COM_A	MCO2 TIM3_CH2 TIM8_ETR SPI2_NSS TIM3_BKIN2 I2C1_SDA UART1_RX EPWM_IN47	ADC1_IN3/ADC2_IN3 OPA1_VOUT OSC32_OUT

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				UART2_RX LPUART_RX USART_RX USART_RTS_DE EVENTOUT	
5	PD0-OSCI	I/O	COM_A	TIM1_CH1 TIM3_BKIN I2C2_SCL USART_CTS EPWM_IN48 LPUART_RX LPUART_CTS EVENTOUT	OSC_IN
6	PD1-OSCO	I/O	COM_A	MCO1 TIM1_CH2N COMP1_OUT COMP2_OUT COMP3_OUT COMP4_OUT I2C2_SDA USART_RTS_DE EPWM_IN49 LPUART_TX LPUART_RTS_DE EVENTOUT	OSC_OUT
7	PD11 ⁽⁴⁾	I/O	COM_T	MCO2 TIM1_BKIN COMP1_OUT COMP2_OUT COMP3_OUT COMP4_OUT USART_CTS EPWM_IN59 EPWM_SCOU TIM1_BKIN2 TIM8_BKIN TIM8_BKIN2 EVENTOUT	NRST

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP64 R1					
8	PC0	I/O	COM_A	TRACED0 TIM3_CH3 TIM8_CH4 TIM1_CH4 UART2_TX UART1_TX I2C2_SMBA FDCAN_TX I2C1_SCL LPTIM_ETR EPWM_IN32 LPUART_TX USART_TX I2C1_SMBA USART_CK EVENTOUT	ADC2_IN6 COMP1_VINP2 OPA1_VINP1
9	PC1	I/O	COM_A	TRACED1 TIM3_CH4 TIM8_CH4N TIM1_CH4N UART2_RX UART1_RX SPI1_MOSI FDCAN_RX I2C1_SDA LPTIM_OUT EPWM_IN33 LPUART_RX USART_RX I2C1_SMBA USART_CTS EVENTOUT	ADC2_IN7 COMP1_VINP1 OPA1_VINN1
10	PC2	I/O	COM_A	TRACED2 TIM2_BKIN TIM2_BKIN2 TIM3_BKIN TIM3_BKIN2 TIM1_BKIN TIM1_BKIN2 TIM8_BKIN	ADC1_IN6 COMP1_VINP0 OPA1_VINP0

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP64 R1				TIM8_BKIN2 FDCAN_TX EPWM_IN34 LPUART_RTS_DE UART1_TX I2C2_SCL USART_RTS_DE EVENTOUT	
11	PC3	I/O	COM_A	TRACED3 TIM3_BKIN TIM3_BKIN2 LPTIM_IN2 FDCAN_RX EPWM_IN35 LPUART_CTS UART1_RX I2C2_SDA EVENTOUT	ADC1_IN7 COMP1_VINNO OPA1_VINNO
12	VSSA	G	-	Ground	
13	VCCA	S	-	Power supply	
14	PA0-WKUP ⁽³⁾	I/O	COM_A	TRACECK TIM3_CH3 TIM2_ETR TIM2_CH1 TIM1_CH1 COMP1_OUT TIM1_ETR TIM8_ETR TIM1_BKIN TIM8_BKIN EPWM_IN0 I2C2_SMBA USART_CTS UART1_RX LPUART_TX EVENTOUT	ADC1_IN4 COMP123_VINN VREFBUF_OUT WKUP3
15	PA1	I/O	COM_A	TIM3_CH2 TIM2_CH2 TIM1_CH1N	ADC1_IN8 COMP2_VINP0 OPA2_VINP0

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				TIM1_ETR TIM8_ETR I2C1_SMBA TIM1_BKIN2 USART_CK EPWM_IN1 I2C1_SCL USART_RTS_DE UART1_TX LPUART_RX EVENTOUT	
16	PA2	I/O	COM_A	TIM3_BKIN TIM3_CH1 TIM3_ETR TIM2_CH3 TIM2_ETR COMP2_OUT TIM2_BKIN2 TIM3_BKIN2 TIM8_BKIN2 TIM2_BKIN EPWM_IN2 I2C1_SDA USART_TX UART1_TX EVENTOUT	ADC1_IN9 COMP2_VINNO OPA2_VINNO
17	PA3	I/O	COM_A	TIM3_CH2 I2C1_SCL TIM2_CH4 TIM1_CH2N I2C2_SMBA TIM1_ETR LPTIM_IN1 FDCAN_RX EPWM_IN3 LPUART_RX USART_RX UART1_RX UART2_RX EVENTOUT	ADC2_IN8 OPA2_VINP1

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP64 R1					
18	PD4	I/O	COM_A	I2C1_SDA TIM2_CH1 SPI1_SCK USART_TX TIM8_ETR USART_RTS_DE FDCAN_TX EPWM_IN52 UART1_TX UART2_TX LPUART_TX EVENTOUT	ADC2_IN9 OPA2_VINN1
19	PD5	I/O	COM_A	MCO1 I2C2_SMBA I2C1_SCL TIM2_CH2 USART_TX TIM2_ETR FDCAN_TX EPWM_IN53 UART1_TX UART2_TX LPUART_TX EVENTOUT	ADC2_IN10 COMP3_VINP2 OPA3_VINP1
20	PA4	I/O	COM_A	MCO2 SPI1_NSS USART_CK I2C1_SCL TIM3_ETR TIM1_BKIN2 FDCAN_RX EPWM_IN4 USART_RX UART2_RX UART1_RX LPUART_RX EVENTOUT	ADC2_IN11 DAC_OUT1 COMP3_VINP1 OPA3_VINN1
21	PA5	I/O	COM_A	SPI1_SCK TIM2_ETR TIM2_CH1	ADC1_IN10 DAC_OUT2

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				LPTIM_IN1 TIM8_BKIN2 FDCAN_TX EPWM_IN5 UART1_TX I2C2_SDA UART2_RX USART_CK EVENTOUT	COMP3_VINP0 OPA3_VINP0
22	PA6	I/O	COM_A	SPI1_MISO TIM3_CH1 TIM1_BKIN TIM8_BKIN COMP1_OUT TIM2_CH1 TIM2_BKIN2 TIM3_BKIN2 FDCAN_RX EPWM_IN6 I2C2_SCL UART2_RX UART1_RX EVENTOUT	ADC1_IN11 COMP3_VINNO OPA3_VINNO
23	PA7-WKUP	I/O	COM_A	TIM8_CH1N SPI1_MOSI TIM3_CH2 TIM1_CH1N TIM2_CH4 COMP2_OUT LPUART_CTS USART_CTS LPUART_TX FDCAN_TX EPWM_IN7 USART_TX I2C2_SCL UART2_TX USART_RTS_DE EVENTOUT	ADC1_IN5 DAC_OUT WKUP4

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
24	PC4	I/O	COM_A	TIM3_CH1 TIM1_ETR FDCAN_TX LPUART_TX USART_TX EPWM_IN36 I2C2_SCL UART1_TX UART2_TX EVENTOUT	ADC2_IN12 COMP4_VINP0
25	PC5	I/O	COM_A	TIM3_CH2 I2C2_SMBA USART_RTS_DE TIM8_ETR FDCAN_RX LPUART_RX USART_RX EPWM_IN37 I2C1_SDA UART1_RX UART2_RX EVENTOUT	ADC2_IN13 COMP4_VINN0
26	PB0	I/O	COM_A	TIM3_CH3 TIM1_CH2N TIM8_CH2N USART_CTS TIM2_ETR FDCAN_TX SPI1_MISO USART_TX EPWM_IN16 I2C1_SCL UART1_RX EVENTOUT	ADC1_IN12 OPA4_VINP0
27	PB1	I/O	COM_A	TIM3_CH4 TIM1_CH3N TIM8_CH3N USART_CK TIM3_ETR FDCAN_RX	ADC1_IN13 OPA4_VINN0

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				SPI1_MOSI USART_RX EPWM_IN17 EPWM_SCOU LPUART_RX UART1_TX I2C2_SDA EVENTOUT	
28	PB2	I/O	COM_A	COMP3_OUT TIM3_ETR TIM2_ETR FDCAN_TX I2C1_SMBA USART_TX EPWM_IN18 LPUART_TX I2C2_SCL EVENTOUT	ADC2_IN4 OPA3_VOUT
29	PB10	I/O	COM_A	COMP2_OUT TIM2_CH4 TIM2_CH3 TIM1_CH2 TIM3_ETR TIM2_BKIN TIM3_BKIN LPUART_TX USART_TX EPWM_IN26 I2C2_SCL LPTIM_IN1 UART2_TX FDCAN_TX EVENTOUT	ADC2_IN5 OPA4_VOUT
30	PB11	I/O	COM	COMP1_OUT TIM2_CH4 TIM1_BKIN TIM8_BKIN LPUART_RX USART_RX EPWM_IN27	

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP64 R1				I2C2_SDA LPTIM_IN2 UART2_RX FDCAN_RX EVENTOUT	
31	VSS	G	-	Ground	
32	VCC	S	-	Power supply	
33	PB12	I/O	COM	TIM8_BKIN TIM1_ETR TIM1_BKIN I2C2_SMBA TIM2_CH4 TIM3_CH4 SPI1_NSS I2C1_SMBA EPWM_IN28 EPWM4_PWMA EPWM_SCOUT USART_CK EVENTOUT	
34	PB13	I/O	COM	I2C1_SDA TIM8_BKIN TIM8_ETR TIM1_CH1N TIM8_CH1N LPUART_RTS_DE COMP1_OUT SPI1_SCK FDCAN_RX EPWM_IN29 EPWM4_PWMB USART_CTS USART_RX LPTIM_ETR EVENTOUT	
35	PB14	I/O	COM	I2C2_SCL TIM2_BKIN TIM2_ETR TIM1_CH2N	

封装类型				端口功能	
LQFP64 R1	端口名	端口类型	端口结构	复用功能	附加功能
				TIM3_CH4 TIM8_CH2N LPUART_CTS COMP2_OUT SPI1_MISO FDCAN_TX EPWM_IN30 EPWM5_PWMA USART_RTS_DE USART_TX LPTIM_OUT EVENTOUT	
36	PB15	I/O	COM	I2C2_SDA TIM3_BKIN TIM3_ETR TIM1_CH3N TIM3_CH3 TIM8_CH3N USART_CK COMP3_OUT SPI1_MOSI FDCAN_RX EPWM_IN31 EPWM5_PWMB UART2_RX USART_RX LPUART_RX EVENTOUT	
37	PC6	I/O	COM	TIM3_CH1 I2C1_SCL TIM1_CH1 TIM3_CH2 UART1_TX USART_RTS_DE COMP4_OUT TIM8_CH1 FDCAN_TX EPWM_IN38 EPWM1_PWMA UART2_TX	

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				USART_TX LPUART_TX EVENTOUT	
38	PC7	I/O	COM	TIM3_CH2 I2C1_SDA TIM1_CH2 TIM3_CH1 UART1_RX USART_CTS LPTIM_OUT TIM8_CH2 FDCAN_RX EPWM_IN39 EPWM1_PWMB UART2_RX USART_RX LPUART_RX EVENTOUT	
39	PC8	I/O	COM	TIM3_CH3 I2C2_SMBA TIM1_CH3 TIM2_CH4 TIM8_CH3 LPTIM_ETR I2C1_SCL FDCAN_TX EPWM_IN40 EPWM6_PWMA UART2_TX LPUART_TX EVENTOUT	
40	PC9	I/O	COM_T	MCO1 TIM3_CH4 USART_RTS_DE TIM1_CH4 TIM2_CH3 TIM8_CH4 TIM1_CH3N TIM8_ETR I2C1_SDA	

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				FDCAN_RX EPWM_IN41 EPWM6_PWMB UART2_RX LPUART_RX EVENTOUT	
41	PA8	I/O	COM_T	MCO2 USART_RTS_DE TIM3_CH3 TIM1_CH1 TIM2_CH2 TIM8_CH1 TIM2_ETR I2C1_SCL FDCAN_TX EPWM_IN8 EPWM2_PWMA LPUART_TX UART1_TX USART_CK EVENTOUT	
42	PA9-WKUP	I/O	COM	UART1_TX TIM8_CH1 TIM1_CH2 TIM2_CH1 I2C1_SCL TIM8_CH2 TIM3_ETR SPI1_SCK FDCAN_TX EPWM_IN9 EPWM2_PWMB LPUART_TX USART_TX EVENTOUT	WKUP5
43	PA10-WKUP	I/O	COM	COMP1_OUT COMP2_OUT TIM1_CH3 TIM1_BKIN I2C1_SCL	WKUP2

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				TIM8_CH3 COMP3_OUT SPI1_SCK FDCAN_RX EPWM_IN10 EPWM3_PWMA UART1_RX USART_RX LPTIM_IN1 EVENTOUT	
44	PA11-SWCLK	I/O	COM_T	SWCLK_JTCK TIM1_CH4 COMP1_OUT I2C1_SMBA FDCAN_RX EPWM_IN11 EPWM3_PWMB UART1_TX USART_CTS LPTIM_IN2 EVENTOUT	-
45	PA12	I/O	COM	JTRST I2C2_SMBA TIM1_ETR COMP2_OUT LPTIM_IN2 FDCAN_TX EPWM_IN12 EPWM_SCOUT USART_RTS_DE EVENTOUT	-
46	PA13-SWDIO	I/O	COM_T	SWDIO_JTMS I2C1_SDA SPI1_MISO EPWM_IN13 UART1_RX EVENTOUT	-
47	PD6	I/O	COM	JTDI USART_RX SPI1_SCK	-

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				I2C2_SDA FDCAN_RX EPWM_IN54 UART1_RX UART2_RX LPUART_RX EVENTOUT	
48	PD7	I/O	COM	JTDO SPI1_MISO TIM1_CH2 USART_TX USART_CK I2C2_SCL FDCAN_TX EPWM_IN55 UART1_TX UART2_TX LPUART_TX EVENTOUT	-
49	PA14	I/O	COM_T	SWCLK_JTCK I2C1_SCL UART2_TX TIM1_CH1 I2C1_SMBA TIM8_CH1 SPI1_MOSI FDCAN_TX EPWM_IN14 EPWM1_PWMA LPTIM_ETR UART1_TX EVENTOUT	-
50	PA15	I/O	COM	ADC_SOCBO I2C1_SDA TIM2_ETR TIM2_CH1 TIM1_CH2 TIM1_CH1N TIM8_CH1N TIM8_CH2	-

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP64 R1				SPI1_NSS FDCAN_RX EPWM_IN15 EPWM1_PWMB LPTIM_OUT UART1_RX LPUART_RTS_DE EVENTOUT	
51	PC10	I/O	COM	ADC_SOCAO I2C2_SCL USART_TX TIM2_CH2 TIM1_CH3 TIM1_CH2 TIM8_CH2 TIM8_CH3 SPI1_SCK FDCAN_TX EPWM_IN42 EPWM2_PWMA EPWM_SCOU UART2_TX LPUART_TX EVENTOUT	-
52	PC11	I/O	COM	I2C2_SCL USART_RX TIM3_CH1 TIM1_CH1N TIM1_CH2N TIM8_CH2N TIM8_CH1N SPI1_MISO FDCAN_TX EPWM_IN43 EPWM2_PWMB UART2_RX LPUART_RX EVENTOUT	-
53	PC12	I/O	COM	TIM3_CH2 I2C2_SDA	-

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				USART_RX USART_CK TIM1_CH2N TIM1_CH3 TIM8_CH3 TIM8_CH2N SPI1_MOSI FDCAN_RX EPWM_IN44 EPWM3_PWMA I2C1_SMBA UART2_TX LPUART_TX EVENTOUT	
54	PD2	I/O	COM	TIM3_CH1 TIM3_ETR I2C1_SCL I2C2_SDA TIM1_CH3N LPTIM_OUT TIM8_CH3N LPUART_RX FDCAN_RX EPWM_IN50 EPWM3_PWMB UART2_RX USART_TX USART_RX EVENTOUT	-
55	PB3	I/O	COM	SPI1_SCK SPI1_MISO TIM2_CH2 SPI1_MOSI SPI1_NSS TIM1_CH4 TIM8_CH4 I2C1_SCL FDCAN_TX EPWM_IN19 EPWM_SCOUT	-

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				LPUART_TX USART_RTS_DE UART2_TX EVENTOUT	
56	PB4	I/O	COM	I2C2_SMBA SPI1_MISO TIM3_CH1 SPI1_SCK SPI1_MOSI SPI1_NSS TIM1_CH4N TIM8_CH4N I2C1_SDA FDCAN_RX EPWM_IN20 UART2_RX USART_RX USART_CTS LPUART_RX EVENTOUT	-
57	PB5	I/O	COM	SPI1_MISO SPI1_MOSI TIM3_CH2 SPI1_SCK I2C1_SMBA SPI1_NSS TIM8_CH4 TIM1_CH4 I2C1_SCL FDCAN_TX EPWM_IN21 UART1_TX USART_TX USART_CK LPUART_TX EVENTOUT	-
58	PB6	I/O	COM	SPI1_NSS I2C1_SCL SPI1_SCK SPI1_MOSI	-

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				SPI1_MISO TIM8_CH4N TIM1_CH4N TIM3_CH1 FDCAN_TX EPWM_IN22 UART1_TX UART2_TX USART_TX LPUART_RX EVENTOUT	
59	PB7	I/O	COM	SPI2_SCK SPI2_MISO I2C1_SDA SPI2_NSS TIM8_CH1 TIM2_CH1 TIM1_CH4 SPI2_MOSI TIM3_CH2 FDCAN_RX EPWM_IN23 EPWM4_PWMA USART_RX LPUART_CTS EVENTOUT	-
60	PD3 ⁽⁵⁾	I/O	COM	SPI2_MISO SPI2_MOSI SPI2_NSS TIM8_CH2 TIM8_CH1N TIM1_CH4N SPI2_SCK USART_CTS EPWM_IN51 EPWM4_PWMB UART1_TX EVENTOUT	BOOT0
61	PB8	I/O	COM	SPI2_MOSI SPI2_SCK	-

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP64 R1				I2C1_SCL COMP1_OUT TIM8_CH3 TIM8_CH2 I2C2_SDA SPI2_MISO SPI2_NSS EPWM_IN24 EPWM5_PWMA FDCAN_RX USART_TX TIM3_CH3 EVENTOUT	
62	PB9	I/O	COM	SPI2_NSS SPI2_SCK I2C1_SDA COMP2_OUT TIM8_CH1N TIM8_CH2N I2C2_SCL SPI2_MISO SPI2_NSS I2C2_SMBA EPWM_IN25 EPWM5_PWMB FDCAN_TX UART1_TX TIM3_CH4 EVENTOUT	
63	PD8	I/O	COM	UART1_TX TIM8_CH2N TIM8_CH3 FDCAN_TX SPI2_MOSI I2C2_SCL EPWM_IN56 EPWM6_PWMA UART2_TX USART_TX	

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP64 R1				复用功能	附加功能
				LPUART_TX EVENTOUT	
64	PD9	I/O	COM	SPI2_NSS UART1_RX TIM8_CH3N FDCAN_RX SPI2_MISO I2C2_SDA EPWM_IN57 EPWM6_PWMB UART2_RX USART_RX LPUART_RX EVENTOUT	

1. 可用功能取决于所选器件。如果多个外设共享相同的 I/O 引脚，为避免这些备用功能之间的冲突，一次只能通过外设时钟启用位（在相应的 RCC 外设时钟启用寄存器中）启用一个外设。
2. 第一次备份域上电后的主要功能。在这之后，取决于备份寄存器的内容，即使在复位之后也是如此（因为这些寄存器不受主区域复位控制）。
3. 使用 V_{REFBUF} 功能时，PA0 需外接 1 μ F 电容，且不能同时当作 IO 使用。
4. 默认 GPIO，NRST 可通过选项字节进行配置。
5. 默认 GPIO，该引脚可复用为 BOOT0 输入功能。
6. 复位后，PA11 和 PA13 两个引脚被配置为 SWCLK 和 SWDIO AF 功能，前者内部上拉电阻、后者内部下拉电阻被激活。通过选项字节配置，PA14 也可以被配置为 SWCLK。

表 3-3 LQFP48 引脚定义⁽¹⁾⁽²⁾

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP48 C2					
1	PD10	I/O	COM_A	TIM1_CH4 TIM8_CH4 SPI2_SCK TIM1_BKIN2 USART_CK I2C1_SCL EPWM_IN58 UART1_TX LPUART_TX USART_TX LPUART_CTS EVENTOUT	ADC1_IN0/ADC2_IN0
2	PC13-TAMPER-WKUP	I/O	COM_A	TIM1_CH4N TIM8_CH4N TIM8_BKIN2 UART1_RX EPWM_IN45 UART2_RX LPUART_RX USART_RX LPUART_RTS_DE EVENTOUT	ADC1_IN1/ADC2_IN1 WKUP1 TAMP_RTC
3	PC14-OSC32I	I/O	COM_A	MCO1 TIM3_CH1 TIM1_ETR TIM2_BKIN2 I2C1_SCL UART1_TX EPWM_IN46 UART2_TX LPUART_TX USART_TX USART_CTS EVENTOUT	ADC1_IN2/ADC2_IN2 OPA2_VOUT OSC32_IN
4	PC15-OSC32O	I/O	COM_A	MCO2 TIM3_CH2 TIM8_ETR SPI2_NSS TIM3_BKIN2 I2C1_SDA UART1_RX EPWM_IN47 UART2_RX	ADC1_IN3/ADC2_IN3 OPA1_VOUT OSC32_OUT

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP48 C2				LPUART_RX USART_RX USART_RTS_DE EVENTOUT	
5	PD0-OSCI	I/O	COM_A	TIM1_CH1 TIM3_BKIN I2C2_SCL USART_CTS EPWM_IN48 LPUART_RX LPUART_CTS EVENTOUT	OSC_IN
6	PD1-OSCO	I/O	COM_A	MCO1 TIM1_CH2N COMP1_OUT COMP2_OUT COMP3_OUT COMP4_OUT I2C2_SDA USART_RTS_DE EPWM_IN49 LPUART_TX LPUART_RTS_DE EVENTOUT	OSC_OUT
7	PD11-NRST ⁽⁴⁾	I/O	NRST	MCO2 TIM1_BKIN COMP1_OUT COMP2_OUT COMP3_OUT COMP4_OUT USART_CTS EPWM_IN59 EPWM_SCOUT TIM1_BKIN2 TIM8_BKIN TIM8_BKIN2 EVENTOUT	NRST
8	VSSA	G	-	Ground	
9	VCCA	S	-	Power supply	

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP48 C2				复用功能	附加功能
10	PA0-WKUP ⁽³⁾	I/O	COM_A	TRACECK TIM3_CH3 TIM2_ETR TIM2_CH1 TIM1_CH1 COMP1_OUT TIM1_ETR TIM8_ETR TIM1_BKIN TIM8_BKIN EPWM_IN0 I2C2_SMBA USART_CTS UART1_RX LPUART_TX EVENTOUT	ADC1_IN4 COMP123_VINN VREFBUF_OUT WKUP3
11	PA1	I/O	COM_A	TIM3_CH2 TIM2_CH2 TIM1_CH1N TIM1_ETR TIM8_ETR I2C1_SMBA TIM1_BKIN2 USART_CK EPWM_IN1 I2C1_SCL USART_RTS_DE UART1_TX LPUART_RX EVENTOUT	ADC1_IN8 COMP2_VINP0 OPA2_VINP0
12	PA2	I/O	COM_A	TIM3_BKIN TIM3_CH1 TIM3_ETR TIM2_CH3 TIM2_ETR COMP2_OUT TIM2_BKIN2 TIM3_BKIN2 TIM8_BKIN2 TIM2_BKIN	ADC1_IN9 COMP2_VINNO OPA2_VINNO

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP48 C2				复用功能	附加功能
				EPWM_IN2 I2C1_SDA USART_TX UART1_TX EVENTOUT	
13	PA3	I/O	COM_A	TIM3_CH2 I2C1_SCL TIM2_CH4 TIM1_CH2N I2C2_SMBA TIM1_ETR LPTIM_IN1 FDCAN_RX EPWM_IN3 LPUART_RX USART_RX UART1_RX UART2_RX EVENTOUT	ADC2_IN8 OPA2_VINP1
14	PA4	I/O	COM_A	MCO2 SPI1_NSS USART_CK I2C1_SCL TIM3_ETR TIM1_BKIN2 FDCAN_RX EPWM_IN4 USART_RX UART2_RX UART1_RX LPUART_RX EVENTOUT	ADC2_IN11 DAC_OUT1 COMP3_VINP1 OPA3_VINN1
15	PA5	I/O	COM_A	SPI1_SCK TIM2_ETR TIM2_CH1 LPTIM_IN1 TIM8_BKIN2 FDCAN_TX EPWM_IN5 UART1_TX	ADC1_IN10 DAC_OUT2 COMP3_VINP0 OPA3_VINP0

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP48 C2				复用功能	附加功能
				I2C2_SDA UART2_RX USART_CK EVENTOUT	
16	PA6	I/O	COM_A	SPI1_MISO TIM3_CH1 TIM1_BKIN TIM8_BKIN COMP1_OUT TIM2_CH1 TIM2_BKIN2 TIM3_BKIN2 FDCAN_RX EPWM_IN6 I2C2_SCL UART2_RX UART1_RX EVENTOUT	ADC1_IN11 COMP3_VINNO OPA3_VINNO
17	PA7-WKUP	I/O	COM_A	TIM8_CH1N SPI1_MOSI TIM3_CH2 TIM1_CH1N TIM2_CH4 COMP2_OUT LPUART_CTS USART_CTS LPUART_TX FDCAN_TX EPWM_IN7 USART_TX I2C2_SCL UART2_TX USART_RTS_DE EVENTOUT	ADC1_IN5 DAC_OUT WKUP4
18	PB0	I/O	COM_A	TIM3_CH3 TIM1_CH2N TIM8_CH2N USART_CTS TIM2_ETR FDCAN_TX	ADC1_IN12 OPA4_VINPO

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP48 C2				SPI1_MISO USART_TX EPWM_IN16 I2C1_SCL UART1_RX EVENTOUT	
19	PB1	I/O	COM_A	TIM3_CH4 TIM1_CH3N TIM8_CH3N USART_CK TIM3_ETR FDCAN_RX SPI1_MOSI USART_RX EPWM_IN17 EPWM_SCOUT LPUART_RX UART1_TX I2C2_SDA EVENTOUT	ADC1_IN13 OPA4_VINNO
20	PB2	I/O	COM_A	COMP3_OUT TIM3_ETR TIM2_ETR FDCAN_TX I2C1_SMBA USART_TX EPWM_IN18 LPUART_TX I2C2_SCL EVENTOUT	ADC2_IN4 OPA3_VOUT
21	PB10	I/O	COM_A	COMP2_OUT TIM2_CH4 TIM2_CH3 TIM1_CH2 TIM3_ETR TIM2_BKIN TIM3_BKIN LPUART_TX USART_TX EPWM_IN26	ADC2_IN5 OPA4_VOUT

封装类型					端口功能	
LQFP48 C2	端口名	端口类型	端口结构	复用功能	附加功能	
				I2C2_SCL LPTIM_IN1 UART2_TX FDCAN_TX EVENTOUT		
22	PB11	I/O	COM	COMP1_OUT TIM2_CH4 TIM1_BKIN TIM8_BKIN LPUART_RX USART_RX EPWM_IN27 I2C2_SDA LPTIM_IN2 UART2_RX FDCAN_RX EVENTOUT		
23	VSS	G	-	Ground		
24	VCC	S	-	Power supply		
25	PB12	I/O	COM	TIM8_BKIN TIM1_ETR TIM1_BKIN I2C2_SMBA TIM2_CH4 TIM3_CH4 SPI1_NSS I2C1_SMBA EPWM_IN28 EPWM4_PWMA EPWM_SCOUT USART_CK EVENTOUT		
26	PB13	I/O	COM	I2C1_SDA TIM8_BKIN TIM8_ETR TIM1_CH1N TIM8_CH1N LPUART_RTS_DE COMP1_OUT		

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP48 C2				复用功能	附加功能
				SPI1_SCK FDCAN_RX EPWM_IN29 EPWM4_PWMB USART_CTS USART_RX LPTIM_ETR EVENTOUT	
27	PB14	I/O	COM	I2C2_SCL TIM2_BKIN TIM2_ETR TIM1_CH2N TIM3_CH4 TIM8_CH2N LPUART_CTS COMP2_OUT SPI1_MISO FDCAN_TX EPWM_IN30 EPWM5_PWMA USART_RTS_DE USART_TX LPTIM_OUT EVENTOUT	
28	PB15	I/O	COM	I2C2_SDA TIM3_BKIN TIM3_ETR TIM1_CH3N TIM3_CH3 TIM8_CH3N USART_CK COMP3_OUT SPI1_MOSI FDCAN_RX EPWM_IN31 EPWM5_PWMB UART2_RX USART_RX LPUART_RX EVENTOUT	

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP48 C2				复用功能	附加功能
29	PA8	I/O	COM_T	MCO2 USART_RTS_DE TIM3_CH3 TIM1_CH1 TIM2_CH2 TIM8_CH1 TIM2_ETR I2C1_SCL FDCAN_TX EPWM_IN8 EPWM2_PWMA LPUART_TX UART1_TX USART_CK EVENTOUT	
30	PA9-WKUP	I/O	COM	UART1_TX TIM8_CH1 TIM1_CH2 TIM2_CH1 I2C1_SCL TIM8_CH2 TIM3_ETR SPI1_SCK FDCAN_TX EPWM_IN9 EPWM2_PWMB LPUART_TX USART_TX EVENTOUT	WKUP5
31	PA10-WKUP	I/O	COM	COMP1_OUT COMP2_OUT TIM1_CH3 TIM1_BKIN I2C1_SCL TIM8_CH3 COMP3_OUT SPI1_SCK FDCAN_RX EPWM_IN10 EPWM3_PWMA	WKUP2

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP48 C2				UART1_RX USART_RX LPTIM_IN1 EVENTOUT	
32	PA11	I/O	COM_T	SWCLK_JTCK TIM1_CH4 COMP1_OUT I2C1_SMBA FDCAN_RX EPWM_IN11 EPWM3_PWMB UART1_TX USART_CTS LPTIM_IN2 EVENTOUT	-
33	PA12	I/O	COM	JTRST I2C2_SMBA TIM1_ETR COMP2_OUT LPTIM_IN2 FDCAN_TX EPWM_IN12 EPWM_SCOUT USART_RTS_DE EVENTOUT	-
34	PA13-SWDIO	I/O	COM_T	SWDIO_JTMS I2C1_SDA SPI1_MISO EPWM_IN13 UART1_RX EVENTOUT	-
35	PD6	I/O	COM	JTDI USART_RX SPI1_SCK I2C2_SDA FDCAN_RX EPWM_IN54 UART1_RX UART2_RX	-

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP48 C2				LPUART_RX EVENTOUT	
36	PD7	I/O	COM	JTDO SPI1_MISO TIM1_CH2 USART_TX USART_CK I2C2_SCL FDCAN_TX EPWM_IN55 UART1_TX UART2_TX LPUART_TX EVENTOUT	-
37	PA14-SWCLK	I/O	COM_T	SWCLK_JTCK I2C1_SCL UART2_TX TIM1_CH1 I2C1_SMBA TIM8_CH1 SPI1_MOSI FDCAN_TX EPWM_IN14 EPWM1_PWMA LPTIM_ETR UART1_TX EVENTOUT	-
38	PA15	I/O	COM	ADC_SOCBO I2C1_SDA TIM2_ETR TIM2_CH1 TIM1_CH2 TIM1_CH1N TIM8_CH1N TIM8_CH2 SPI1_NSS FDCAN_RX EPWM_IN15 EPWM1_PWMB LPTIM_OUT	-

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP48 C2				UART1_RX LPUART_RTS_DE EVENTOUT	
39	PC10	I/O	COM	ADC_SOCAO I2C2_SCL USART_TX TIM2_CH2 TIM1_CH3 TIM1_CH2 TIM8_CH2 TIM8_CH3 SPI1_SCK FDCAN_TX EPWM_IN42 EPWM2_PWMA EPWM_SCOUT UART2_TX LPUART_TX EVENTOUT	-
40	PC11	I/O	COM	I2C2_SCL USART_RX TIM3_CH1 TIM1_CH1N TIM1_CH2N TIM8_CH2N TIM8_CH1N SPI1_MISO FDCAN_TX EPWM_IN43 EPWM2_PWMB UART2_RX LPUART_RX EVENTOUT	-
41	PC12	I/O	COM	TIM3_CH2 I2C2_SDA USART_RX USART_CK TIM1_CH2N TIM1_CH3 TIM8_CH3	-

封装类型	端口名	端口类型	端口结构	端口功能	
LQFP48 C2				复用功能	附加功能
				TIM8_CH2N SPI1_MOSI FDCAN_RX EPWM_IN44 EPWM3_PWMA I2C1_SMBA UART2_TX LPUART_TX EVENTOUT	
42	PD2	I/O	COM	TIM3_CH1 TIM3_ETR I2C1_SCL I2C2_SDA TIM1_CH3N LPTIM_OUT TIM8_CH3N LPUART_RX FDCAN_RX EPWM_IN50 EPWM3_PWMB UART2_RX USART_TX USART_RX EVENTOUT	-
43	PB7	I/O	COM	SPI2_SCK SPI2_MISO I2C1_SDA SPI2_NSS TIM8_CH1 TIM2_CH1 TIM1_CH4 SPI2_MOSI TIM3_CH2 FDCAN_RX EPWM_IN23 EPWM4_PWMA USART_RX LPUART_CTS EVENTOUT	-

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP48 C2					
44	PD3-BOOT0 ⁽⁵⁾	I/O	COM	SPI2_MISO SPI2_MOSI SPI2_NSS TIM8_CH2 TIM8_CH1N TIM1_CH4N SPI2_SCK USART_CTS EPWM_IN51 EPWM4_PWMB UART1_TX EVENTOUT	BOOT0
45	PB8	I/O	COM	SPI2_MOSI SPI2_SCK I2C1_SCL COMP1_OUT TIM8_CH3 TIM8_CH2 I2C2_SDA SPI2_MISO SPI2_NSS EPWM_IN24 EPWM5_PWMA FDCAN_RX USART_TX TIM3_CH3 EVENTOUT	-
46	PB9	I/O	COM	SPI2_NSS SPI2_SCK I2C1_SDA COMP2_OUT TIM8_CH1N TIM8_CH2N I2C2_SCL SPI2_MISO SPI2_NSS I2C2_SMBA EPWM_IN25 EPWM5_PWMB FDCAN_TX	

封装类型	端口名	端口类型	端口结构	端口功能	
				复用功能	附加功能
LQFP48 C2				UART1_TX TIM3_CH4 EVENTOUT	
47	PD8	I/O	COM	UART1_TX TIM8_CH2N TIM8_CH3 FDCAN_TX SPI2_MOSI I2C2_SCL EPWM_IN56 EPWM6_PWMA UART2_TX USART_TX LPUART_TX EVENTOUT	
48	PD9	I/O	COM	SPI2_NSS UART1_RX TIM8_CH3N FDCAN_RX SPI2_MISO I2C2_SDA EPWM_IN57 EPWM6_PWMB UART2_RX USART_RX LPUART_RX EVENTOUT	

1. 可用功能取决于所选器件。如果多个外设共享相同的 I/O 引脚，为避免这些备用功能之间的冲突，一次只能通过外设时钟启用位（在相应的 RCC 外设时钟启用寄存器中）启用一个外设。
2. 第一次备份域上电后的主要功能。在这之后，取决于备份寄存器的内容，即使在复位之后也是如此（因为这些寄存器不受主区域复位控制）。
3. 使用 V_{REFBUF} 功能时，PA0 需外接 1 μF 电容，且不能同时当作 IO 使用。
4. 选择 PD11 或者 NRST 是通过选项字节进行配置的。
5. PD3-BOOT0 默认数字输入模式，且下拉使能。
6. 复位后，PA14 和 PA13 两个引脚被配置为 SWCLK 和 SWDIO AF 功能，前者内部上拉电阻、后者内部下拉电阻被激活。通过选项字节配置，PA11 也可以被配置为 SWCLK。

3.1. 端口 A 复用功能映射

表 3-4 端口 A 复用功能映射

PortA	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0-WKUP	TRACECK	TIM3_CH3	TIM2_ETR	TIM2_CH1	TIM1_CH1	COMP1_OUT	TIM1_ETR	TIM8_ETR	TIM1_BKIN	TIM8_BKIN	EPWM_IN0	I2C2_SMBA	USART_CTS	UART1_RX	LPUART_TX	EVENTOUT
PA1	-	TIM3_CH2	-	TIM2_CH2	TIM1_CH1N	TIM1_ETR	TIM8_ETR	I2C1_SMBA	TIM1_BKIN2	USART_CK	EPWM_IN1	I2C1_SCL	USART_RTS_DE	UART1_TX	LPUART_RX	EVENTOUT
PA2	TIM3_BKIN	TIM3_CH1	TIM3_ETR	TIM2_CH3	TIM2_ETR	COMP2_OUT	TIM2_BKIN2	TIM3_BKIN2	TIM8_BKIN2	TIM2_BKIN	EPWM_IN2	I2C1_SDA	USART_TX	UART1_TX	-	EVENTOUT
PA3	-	TIM3_CH2	I2C1_SCL	TIM2_CH4	TIM1_CH2N	I2C2_SMBA	-	TIM1_ETR	LPTIM_IN1	FDCAN_RX	EPWM_IN3	LPUART_RX	USART_RX	UART1_RX	UART2_RX	EVENTOUT
PA4	MCO2	SPI1_NSS	-	-	-	USART_CK	I2C1_SCL	TIM3_ETR	TIM1_BKIN2	FDCAN_RX	EPWM_IN4	USART_RX	UART2_RX	UART1_RX	LPUART_RX	EVENTOUT
PA5	-	SPI1_SCK	TIM2_ETR	TIM2_CH1	-	-	-	LPTIM_IN1	TIM8_BKIN2	FDCAN_TX	EPWM_IN5	UART1_TX	I2C2_SDA	UART2_RX	USART_CK	EVENTOUT
PA6	-	SPI1_MISO	TIM3_CH1	TIM1_BKIN	TIM8_BKIN	COMP1_OUT	TIM2_CH1	TIM2_BKIN2	TIM3_BKIN2	FDCAN_RX	EPWM_IN6	-	I2C2_SCL	UART2_RX	UART1_RX	EVENTOUT
PA7-WKUP	TIM8_CH1N	SPI1_MOSI	TIM3_CH2	TIM1_CH1N	TIM2_CH4	COMP2_OUT	LPUART_CTS	USART_CTS	LPUART_TX	FDCAN_TX	EPWM_IN7	USART_TX	I2C2_SCL	UART2_TX	USART_RTS_DE	EVENTOUT
PA8	MCO2	USART_RTS_DE	TIM3_CH3	TIM1_CH1	TIM2_CH2	-	TIM8_CH1	TIM2_ETR	I2C1_SCL	FDCAN_TX	EPWM_IN8	EPWM2_PWMA	LPUART_TX	UART1_TX	USART_CK	EVENTOUT
PA9-WKUP	-	UART1_TX	TIM8_CH1	TIM1_CH2	TIM2_CH1	I2C1_SCL	TIM8_CH2	TIM3_ETR	SPI1_SCK	FDCAN_TX	EPWM_IN9	EPWM2_PWMB	LPUART_TX	USART_TX	-	EVENTOUT
PA10	-	COMP1_OUT	COMP2_OUT	TIM1_CH3	TIM1_BKIN	I2C1_SCL	TIM8_CH3	COMP3_OUT	SPI1_SCK	FDCAN_RX	EPWM_IN10	EPWM3_PWMA	UART1_RX	USART_RX	LPTIM_IN1	EVENTOUT
PA11	SWCLK_JTCK	-	-	TIM1_CH4	-	COMP1_OUT	-	I2C1_SMBA	-	FDCAN_RX	EPWM_IN11	EPWM3_PWMB	UART1_TX	USART_CTS	LPTIM_IN2	EVENTOUT
PA12	JTRST	-	I2C2_SMBA	TIM1_ETR	-	COMP2_OUT	-	-	LPTIM_IN2	FDCAN_TX	EPWM_IN12	EPWM_SCOUT	-	USART_RTS_DE	-	EVENTOUT
PA13-SWDIO	SWDIO_JTMS	-	-	-	-	-	I2C1_SDA	-	SPI1_MISO	-	EPWM_IN13	-	UART1_RX	-	-	EVENTOUT
PA14	SWCLK_JTCK	I2C1_SCL	-	UART2_TX	TIM1_CH1	-	I2C1_SMBA	TIM8_CH1	SPI1_MOSI	FDCAN_TX	EPWM_IN14	EPWM1_PWMA	LPTIM_ETR	UART1_TX	-	EVENTOUT
PA15	ADC_SOCBO	I2C1_SDA	TIM2_ETR	TIM2_CH1	TIM1_CH2	TIM1_CH1N	TIM8_CH1N	TIM8_CH2	SPI1_NSS	FDCAN_RX	EPWM_IN15	EPWM1_PWMB	LPTIM_OUT	UART1_RX	LPUART_RTS_DE	EVENTOUT

3.2. 端口 B 复用功能映射

表 3-5 端口 B 复用功能映射

PortB	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PB0	-	-	TIM3_CH3	TIM1_CH2N	TIM8_CH2N	USART_CTS	TIM2_ETR	FDCAN_TX	SPI1_MISO	USART_TX	EPWM_IN16	I2C1_SCL	-	UART1_RX	-	EVENTOUT
PB1	-	-	TIM3_CH4	TIM1_CH3N	TIM8_CH3N	USART_CK	TIM3_ETR	FDCAN_RX	SPI1_MOSI	USART_RX	EPWM_IN17	EPWM_SCOUT	LPUART_RX	UART1_TX	I2C2_SDA	EVENTOUT
PB2	-	COMP3_OUT	TIM3_ETR	-	-	TIM2_ETR	-	FDCAN_TX	I2C1_SMBA	USART_TX	EPWM_IN18	-	LPUART_TX	-	I2C2_SCL	EVENTOUT
PB3	-	SPI1_SCK	SPI1_MISO	TIM2_CH2	SPI1_MOSI	SPI1_NSS	TIM1_CH4	TIM8_CH4	I2C1_SCL	FDCAN_TX	EPWM_IN19	EPWM_SCOUT	LPUART_TX	USART_RTS_DE	UART2_TX	EVENTOUT
PB4	I2C2_SMBA	SPI1_MISO	TIM3_CH1	SPI1_SCK	SPI1_MOSI	SPI1_NSS	TIM1_CH4N	TIM8_CH4N	I2C1_SDA	FDCAN_RX	EPWM_IN20	UART2_RX	USART_RX	USART_CTS	LPUART_RX	EVENTOUT
PB5	SPI1_MISO	SPI1_MOSI	TIM3_CH2	SPI1_SCK	I2C1_SMBA	SPI1_NSS	TIM8_CH4	TIM1_CH4	I2C1_SCL	FDCAN_TX	EPWM_IN21	UART1_TX	USART_TX	USART_CK	LPUART_TX	EVENTOUT
PB6	-	SPI1_NSS	I2C1_SCL	SPI1_SCK	SPI1_MOSI	SPI1_MISO	TIM8_CH4N	TIM1_CH4N	TIM3_CH1	FDCAN_TX	EPWM_IN22	UART1_TX	UART2_TX	USART_TX	LPUART_RX	EVENTOUT
PB7	SPI2_SCK	SPI2_MISO	I2C1_SDA	SPI2_NSS	TIM8_CH1	TIM2_CH1	TIM1_CH4	SPI2_MOSI	TIM3_CH2	FDCAN_RX	EPWM_IN23	EPWM4_PWMA	-	USART_RX	LPUART_CTS	EVENTOUT
PB8	SPI2_MOSI	SPI2_SCK	I2C1_SCL	COMP1_OUT	TIM8_CH3	TIM8_CH2	I2C2_SDA	SPI2_MISO	SPI2_NSS	-	EPWM_IN24	EPWM5_PWMA	FDCAN_RX	USART_TX	TIM3_CH3	EVENTOUT
PB9	SPI2_NSS	SPI2_SCK	I2C1_SDA	COMP2_OUT	TIM8_CH1N	TIM8_CH2N	I2C2_SCL	SPI2_MISO	SPI2_NSS	I2C2_SMBA	EPWM_IN25	EPWM5_PWMB	FDCAN_TX	UART1_TX	TIM3_CH4	EVENTOUT
PB10	-	COMP2_OUT	TIM2_CH4	TIM2_CH3	TIM1_CH2	TIM3_ETR	TIM2_BKIN	TIM3_BKIN	LPUART_TX	USART_TX	EPWM_IN26	I2C2_SCL	LPTIM_IN1	UART2_TX	FDCAN_TX	EVENTOUT
PB11	-	-	COMP1_OUT	TIM2_CH4	-	-	TIM1_BKIN	TIM8_BKIN	LPUART_RX	USART_RX	EPWM_IN27	I2C2_SDA	LPTIM_IN2	UART2_RX	FDCAN_RX	EVENTOUT
PB12	-	TIM8_BKIN	TIM1_ETR	TIM1_BKIN	I2C2_SMBA	-	TIM2_CH4	TIM3_CH4	SPI1_NSS	I2C1_SMBA	EPWM_IN28	EPWM4_PWMA	EPWM_SCOUT	USART_CK	-	EVENTOUT
PB13	I2C1_SDA	TIM8_BKIN	TIM8_ETR	TIM1_CH1N	-	TIM8_CH1N	LPUART_RTS_DE	COMP1_OUT	SPI1_SCK	FDCAN_RX	EPWM_IN29	EPWM4_PWMB	USART_CTS	USART_RX	LPTIM_ETR	EVENTOUT
PB14	I2C2_SCL	TIM2_BKIN	TIM2_ETR	TIM1_CH2N	TIM3_CH4	TIM8_CH2N	LPUART_CTS	COMP2_OUT	SPI1_MISO	FDCAN_TX	EPWM_IN30	EPWM5_PWMA	USART_RTS_DE	USART_TX	LPTIM_OUT	EVENTOUT
PB15	I2C2_SDA	TIM3_BKIN	TIM3_ETR	TIM1_CH3N	TIM3_CH3	TIM8_CH3N	USART_CK	COMP3_OUT	SPI1_MOSI	FDCAN_RX	EPWM_IN31	EPWM5_PWMB	UART2_RX	USART_RX	LPUART_RX	EVENTOUT

3.3. 端口 C 复用功能映射

表 3-6 端口 C 复用功能映射

PortB	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PC0	TRACED0	TIM3_CH3	TIM8_CH4	TIM1_CH4	UART2_TX	UART1_TX	I2C2_SMBA	FDCAN_TX	I2C1_SCL	LPTIM_ETR	EPWM_IN32	LPUART_TX	USART_TX	I2C1_SMBA	USART_CK	EVENTOUT
PC1	TRACED1	TIM3_CH4	TIM8_CH4N	TIM1_CH4N	UART2_RX	UART1_RX	SPI1_MOSI	FDCAN_RX	I2C1_SDA	LPTIM_OUT	EPWM_IN33	LPUART_RX	USART_RX	I2C1_SMBA	USART_CTS	EVENTOUT
PC2	TRACED2	TIM2_BKIN	TIM2_BKIN2	TIM3_BKIN	TIM3_BKIN2	TIM1_BKIN	TIM1_BKIN2	TIM8_BKIN	TIM8_BKIN2	FDCAN_TX	EPWM_IN34	LPUART_RTS_DE	UART1_TX	I2C2_SCL	USART_RTS_DE	EVENTOUT
PC3	TRACED3	-	TIM3_BKIN	TIM3_BKIN2	-	-	-	-	LPTIM_IN2	FDCAN_RX	EPWM_IN35	LPUART_CTS	UART1_RX	I2C2_SDA	-	EVENTOUT
PC4	-	-	TIM3_CH1	-	-	-	TIM1_ETR	FDCAN_TX	LPUART_TX	USART_TX	EPWM_IN36	I2C2_SCL	UART1_TX	UART2_TX	-	EVENTOUT
PC5	-	-	TIM3_CH2	-	I2C2_SMBA	USART_RTS_DE	TIM8_ETR	FDCAN_RX	LPUART_RX	USART_RX	EPWM_IN37	I2C1_SDA	UART1_RX	UART2_RX	-	EVENTOUT
PC6	-	TIM3_CH1	I2C1_SCL	TIM1_CH1	TIM3_CH2	UART1_TX	USART_RTS_DE	COMP4_OUT	TIM8_CH1	FDCAN_TX	EPWM_IN38	EPWM1_PWMA	UART2_TX	USART_TX	LPUART_TX	EVENTOUT
PC7	-	TIM3_CH2	I2C1_SDA	TIM1_CH2	TIM3_CH1	UART1_RX	USART_CTS	LPTIM_OUT	TIM8_CH2	FDCAN_RX	EPWM_IN39	EPWM1_PWMB	UART2_RX	USART_RX	LPUART_RX	EVENTOUT
PC8	-	TIM3_CH3	I2C2_SMBA	TIM1_CH3	TIM2_CH4	TIM8_CH3	-	LPTIM_ETR	I2C1_SCL	FDCAN_TX	EPWM_IN40	EPWM6_PWMA	UART2_TX	-	LPUART_TX	EVENTOUT
PC9	MCO1	TIM3_CH4	USART_RTS_DE	TIM1_CH4	TIM2_CH3	TIM8_CH4	TIM1_CH3N	TIM8_ETR	I2C1_SDA	FDCAN_RX	EPWM_IN41	EPWM6_PWMB	UART2_RX	-	LPUART_RX	EVENTOUT
PC10	ADC_SOCAO	I2C2_SCL	USART_TX	TIM2_CH2	TIM1_CH3	TIM1_CH2	TIM8_CH2	TIM8_CH3	SPI1_SCK	FDCAN_TX	EPWM_IN42	EPWM2_PWMA	EPWM_SCOUT	UART2_TX	LPUART_TX	EVENTOUT
PC11	-	I2C2_SCL	USART_RX	TIM3_CH1	TIM1_CH1N	TIM1_CH2N	TIM8_CH2N	TIM8_CH1N	SPI1_MISO	FDCAN_TX	EPWM_IN43	EPWM2_PWMB	-	UART2_RX	LPUART_RX	EVENTOUT
PC12	TIM3_CH2	I2C2_SDA	USART_RX	USART_CK	TIM1_CH2N	TIM1_CH3	TIM8_CH3	TIM8_CH2N	SPI1_MOSI	FDCAN_RX	EPWM_IN44	EPWM3_PWMA	I2C1_SMBA	UART2_TX	LPUART_TX	EVENTOUT
PC13-WKUP	-	TIM1_CH4N	TIM8_CH4N	-	-	-	-	TIM8_BKIN2	-	UART1_RX	EPWM_IN45	UART2_RX	LPUART_RX	USART_RX	LPUART_RTS_DE	EVENTOUT
PC14	MCO1	TIM3_CH1	TIM1_ETR	-	-	-	-	TIM2_BKIN2	I2C1_SCL	UART1_TX	EPWM_IN46	UART2_TX	LPUART_TX	USART_TX	USART_CTS	EVENTOUT
PC15	MCO2	TIM3_CH2	TIM8_ETR	-	-	-	SPI2_NSS	TIM3_BKIN2	I2C1_SDA	UART1_RX	EPWM_IN47	UART2_RX	LPUART_RX	USART_RX	USART_RTS_DE	EVENTOUT

3.4. 端口 D 复用功能映射

表 3-7 端口 D 复用功能映射

PortD	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PD0-OSCI	-	-	-	TIM1_CH1	-	-	-	TIM3_BKIN	I2C2_SCL	USART_CTS	EPWM_IN48	LPUART_RX	LPUART_CTS	-	-	EVENTOUT
PD1-OSCO	MCO1	-	-	TIM1_CH2N	COMP1_OUT	COMP2_OUT	COMP3_OUT	COMP4_OUT	I2C2_SDA	USART_RTS_DE	EPWM_IN49	LPUART_TX	LPUART_RTS_DE	-	-	EVENTOUT
PD2	TIM3_CH1	TIM3_ETR	I2C1_SCL	I2C2_SDA	TIM1_CH3N		LPTIM_OUT	TIM8_CH3N	LPUART_RX	FDCAN_RX	EPWM_IN50	EPWM3_PWMB	UART2_RX	USART_TX	USART_RX	EVENTOUT
PD3	SPI2_MISO	SPI2_MOSI	-	SPI2_NSS	TIM8_CH2	TIM8_CH1N	TIM1_CH4N	SPI2_SCK	USART_CTS	-	EPWM_IN51	EPWM4_PWMB	-	-	UART1_TX	EVENTOUT
PD4	-	-	I2C1_SDA	TIM2_CH1	-	SPI1_SCK	USART_TX	TIM8_ETR	USART_RTS_DE	FDCAN_TX	EPWM_IN52	UART1_TX	UART2_TX	-	LPUART_TX	EVENTOUT
PD5	MCO1	I2C2_SMBA	I2C1_SCL	TIM2_CH2	-	-	USART_TX	TIM2_ETR	-	FDCAN_TX	EPWM_IN53	UART1_TX	UART2_TX	-	LPUART_TX	EVENTOUT
PD6	JTDI	-	-	-	-	-	USART_RX	SPI1_SCK	I2C2_SDA	FDCAN_RX	EPWM_IN54	UART1_RX	UART2_RX	-	LPUART_RX	EVENTOUT
PD7	JTDO	-	SPI1_MISO	TIM1_CH2	-	-	USART_TX	USART_CK	I2C2_SCL	FDCAN_TX	EPWM_IN55	UART1_TX	UART2_TX	-	LPUART_TX	EVENTOUT
PD8	-	-	-	UART1_TX	TIM8_CH2N	TIM8_CH3	FDCAN_TX	SPI2_MOSI	-	I2C2_SCL	EPWM_IN56	EPWM6_PWMA	UART2_TX	USART_TX	LPUART_TX	EVENTOUT
PD9	-	SPI2_NSS	-	UART1_RX	TIM8_CH3N	-	FDCAN_RX	SPI2_MISO	-	I2C2_SDA	EPWM_IN57	EPWM6_PWMB	UART2_RX	USART_RX	LPUART_RX	EVENTOUT
PD10	-	TIM1_CH4	TIM8_CH4	-	-	-	SPI2_SCK	TIM1_BKIN2	USART_CK	I2C1_SCL	EPWM_IN58	UART1_TX	LPUART_TX	USART_TX	LPUART_CTS	EVENTOUT
PD11	MCO2	TIM1_BKIN	-	-	COMP1_OUT	COMP2_OUT	COMP3_OUT	COMP4_OUT	USART_CTS	-	EPWM_IN59	EPWM_SCOUT	TIM1_BKIN2	TIM8_BKIN	TIM8_BKIN2	EVENTOUT

4. 存储器映射




图 4-1 存储器映射

表 4-1 存储器地址

类型	存储器地址	Size	Memory area	描述
SRAM	0x2000 C000-0x3FFF FFFF	511 MB	保留	1.CPU 读写该空间时产生 Re- sponse error, 进而进入 Hard- Fault 异常 2.DMA 访问时产生 TEIF 状态位
	0x2000 0000-0x2000 BFFF	48 KB	SRAM	SRAM 为 48 KB, 地址空间为 0x2000 0000 - 0x2000 BFFF
Code	0x1FFF 1A00 - 0x1FFF 1AFF	256 bytes	UID	Unique ID
	0x1FFF 1900 - 0x1FFF 19FF	256 bytes	FT	
	0x1FFF 1700 - 0x1FFF 18FF	512 bytes	OTP	
	0x1FFF 0000 - 0x1FFF 16FF	5.75 KB	System memory	存放 Boot loader
	0x0804 0000 - 0x1FFE FFFF	127 MB	保留	-
	0x0800 0000 - 0x0803 FFFF	256 KB	Main flash	-
	0x0004 0000 - 0x07FF FFFF	127 MB	保留	1.CPU 读写该空间时产生 Re- sponse error, 进而进入 Hard- Fault 异常 2.DMA 访问时产生 TEIF 状态位
	0x0000 0000 - 0x0003 FFFF	256 KB	根据 Boot 配置选择 是: 1) Main flash 2) System memory 3) SRAM	-

1. 上述空间标注为保留的空间, 无法进行写操作, 读为 0, 且产生 response error。

表 4-2 外设寄存器地址

存储器起止地址	外设	总线	最大频率		
0x4002 5000 - 0x4002 FFFF	保留	AHB	176/144 MHz		
0x4002 4C00 - 0x4002 4FFF	GPIOD				
0x4002 4800 - 0x4002 4BFF	GPIOC				
0x4002 4400 - 0x4002 47FF	GPIOB				
0x4002 4000 - 0x4002 43FF	GPIOA				
0x4002 3400 - 0x4002 3FFF	保留				
0x4002 3000 - 0x4002 33FF	CRC				
0x4002 2400 - 0x4002 2FFF	保留				
0x4002 2000 - 0x4002 23FF	FMC				
0x4002 1400 - 0x4002 1FFF	保留				
0x4002 1000 - 0x4002 13FF	RCC				
0x4002 0400 - 0x4002 0FFF	保留				
0x4002 0000 - 0x4002 03FF	DMA1				
0x4001 A000 - 0x4001 FFFF	保留			APB2	176/144 MHz
0x4001 8000 - 0x4001 9FFF	EPWM				
0x4001 7400 - 0x4001 7FFF	保留				
0x4001 7000 - 0x4001 73FF	OPAMP				
0x4001 6C00 - 0x4001 6FFF	COMP				
0x4001 3C00 - 0x4001 6BFF	保留				
0x4001 3800 - 0x4001 3BFF	USART1				
0x4001 3400 - 0x4001 37FF	TIMER8				
0x4001 3000 - 0x4001 33FF	SPI1				
0x4001 2C00 - 0x4001 2FFF	TIMER1				
0x4001 2800 - 0x4001 2BFF	ADC2				
0x4001 2400 - 0x4001 27FF	ADC1				
0x4001 2000 - 0x4001 23FF	V _{REFBUF}				
0x4001 0800 - 0x4001 23FF	保留				
0x4001 0400 - 0x4001 07FF	EXTI				
0x4001 0000 - 0x4001 03FF	SYSCFG				
0x4000 D000 - 0x4000 FFFF	保留	APB1	176/144 MHz		
0x4000 CC00 - 0x4000 CFFF	CAN				
0x4000 B000 - 0x4000 CBFF	保留				
0x4000 AC00 - 0x4000 AFFF	CANMEM				
0x4000 8400 - 0x4000 ABFF	保留				
0x4000 8000 - 0x4000 83FF	LPUART1				
0x4000 7C00 - 0x4000 7FFF	LPTIM1				
0x4000 7800 - 0x4000 7BFF	保留				
0x4000 7400 - 0x4000 77FF	DAC				
0x4000 7000 - 0x4000 73FF	PWR				
0x4000 5800 - 0x4000 6FFF	保留				
0x4000 5800 - 0x4000 5FFF	I2C2				
0x4000 5400 - 0x4000 57FF	I2C1				
0x4000 5000 - 0x4000 53FF	UART2				

存储器起止地址	外设	总线	最大频率
0x4000 4C00 - 0x4000 4FFF	UART1		
0x4000 3C00 - 0x4000 4BFF	保留		
0x4000 3800 - 0x4000 3BFF	SPI2		
0x4000 3400 - 0x4000 37FF	保留		
0x4000 3000 - 0x4000 33FF	IWDG		
0x4000 2C00 - 0x4000 2FFF	WWDG		
0x4000 2800 - 0x4000 2BFF	RTC		
0x4000 1800 - 0x4000 27FF	保留		
0x4000 1400 - 0x4000 17FF	TIMER7		
0x4000 1000 - 0x4000 13FF	TIMER6		
0x4000 0800 - 0x4000 0FFF	保留		
0x4000 0400 - 0x4000 07FF	TIMER3		
0x4000 0000 - 0x4000 03FF	TIMER2		

5. 电气特性

5.1. 测试条件

除非特殊说明，所有的电压都以 V_{SS} 为基准。

5.1.1. 最小值和最大值

除非特别说明，所有器件的最小值和最大值已在生产期间进行过测试，测试环境温度为 $T_A = 25\text{ }^\circ\text{C}$ 和 $T_A = T_{Amax}$ （取决于所选器件的温度范围），这些值能在最坏的环境温度、供电电压和时钟频率条件下得到保证。

根据特性分析结果、设计仿真和 / 或技术特性得到的数据在表格的脚注中说明，并未在生产中进行测试。

5.1.2. 典型值

除非特别说明，典型数据都是在 $T_A = 25\text{ }^\circ\text{C}$ 、 $V_{CC} = 3.3\text{ V}$ 条件下测得的（针对 $2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$ 电压范围。这些数据未经测试，仅供设计参考。

典型的 ADC 精度值是通过对一个标准扩散批次采样，在整个温度范围内执行特性分析确定的，其中 95 % 的器件的误差小于或等于指定的值（平均值 $\pm 2\sigma$ ）。

5.2. 绝对最大额定值

如果加在芯片上超过以下表格给出的绝对最大值，可能会导致芯片永久性的损坏。这里只是列出了所能承受的强度分等，并不意味着在此条件下器件的功能操作无误。长时间工作在最大值条件下可能影响芯片的可靠性。

表 5-1 电压特性⁽¹⁾

符号	描述	最小值	最大值	单位
$V_{CC}-V_{SS}$	外部供电电压（包括 V_{CC} 、 V_{CCA} ）	-0.3	6.25	V
$V_{IN}^{(2)}$	Tolerant 引脚输入电压	$V_{SS}-0.3$	6.25	V
	其他引脚输入电压	$V_{SS}-0.3$	6.25	
$ DV_{CCx} $	不同 V_{CC} 引脚之间电压变化	-	50	mV
$ V_{SSx}-V_{SS} $	不同引脚之间电压变化	-	50	

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。
2. V_{IN} 的最大值必须始终遵循允许的最大注入电流值，具体见下表。

表 5-2 电流特性

符号	描述	最大值	单位
ΣI_{VCC}	流入所有 V_{CC}/V_{CCA} 电源线的总电流（拉电流） ⁽¹⁾	150	mA
ΣI_{VSS}	流出所有 V_{SS} 接地线的总电流（灌电流） ⁽¹⁾	150	
$\Sigma I_{IO(PIN)}^{(2)}$	所有 I/O 和控制引脚的总输出灌电流	100	
	所有 I/O 和控制引脚的总拉电流	100	

符号	描述	最大值	单位
$I_{IO}^{(2)}$	任意 I/O 和控制引脚的输出灌电流	25	
	任意 I/O 和控制引脚的输出拉电流	25	
$I_{INJ(PIN)}^{(3)}$	在所有 Tolerant 引脚上的注入电流 ⁽⁴⁾	-5/+0	
	其他所有引脚注入电流 ⁽⁵⁾	± 5	
$\Sigma I_{INJ(PIN)}^{(6)}$	所有 I/O 和控制引脚上的总注入电流	± 25	

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。
2. IO 类型可参考引脚定义的术语和符号。
3. 反向注入电流会干扰器件的模拟性能。
4. 这些 I/O 上无法正向注入，输入电压低于指定的最大值时也不会发生正向注入。
5. 当 $V_{IN} > V_{CCA}$ 时，会产生正向注入电流；当 $V_{IN} < V_{SS}$ 时，会产生反向注入电流。
6. 当多个输入同时存在注入电流时， $\Sigma I_{INJ(PIN)}$ 的最大值等于正向注入电流和反向注入电流（瞬时值）的绝对值之和。

表 5-3 温度特性

符号	描述	最大值	单位
T_{STG}	储存温度范围	-65 ~ 150	$^{\circ}C$
T_J	最大结温	150	$^{\circ}C$

5.3. 工作条件

5.3.1. 通用工作条件

表 5-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	AHB 时钟频率	Range 1	0	176	MHz
		Range 2	0	144	
f_{PCLK1}	APB1 时钟频率	Range 1	0	176	
		Range 2	0	144	
f_{PCLK2}	APB2 时钟频率	Range 1	0	176	
		Range 2	0	144	
V_{CC}	工作电压	-	2.7	5.5	V
V_{CCA}	模拟电路工作电压	必须与 V_{CC} 相同	2.7	5.5	V
V_{IN}	Tolerant 引脚输入电压	-	$V_{SS}-0.3$	5.5	V
	其他引脚输入电压	-	$V_{SS}-0.3$	V_{CC}	
T_A	环境温度	X7 版本	-40	105	$^{\circ}C$
		X8 版本	-40	125	
T_J	结温范围	X7 版本	-40	110	$^{\circ}C$
		X8 版本	-40	130	

5.3.2. 上下电工作条件

表 5-5 上电和掉电工作条件

符号	参数	条件	最小值	最大值	单位
t_{VCC}	V_{CC} 上升速率	-	10	∞	$\mu s/V$
	V_{CC} 下降速率	-	20	∞	

5.3.3. 复位和电压控制模块特性

表 5-6 复位和电压控制模块特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD} ⁽³⁾	可编程电压检测器电平选择	PLS[2:0]=000 (上升沿)	保留 ⁽²⁾			V
		PLS[2:0]=000 (下降沿)	保留 ⁽²⁾			
		PLS[2:0]=001 (上升沿)	2.80	2.90	3.00	
		PLS[2:0]=001 (下降沿)	2.70	2.80	2.90	
		PLS[2:0]=010 (上升沿)	2.95	3.05	3.15	
		PLS[2:0]=010 (下降沿)	2.85	2.95	3.05	
		PLS[2:0]=011 (上升沿)	3.20	3.30	3.40	
		PLS[2:0]=011 (下降沿)	3.10	3.20	3.30	
		PLS[2:0]=100 (上升沿)	3.65	3.75	3.85	
		PLS[2:0]=100 (下降沿)	3.55	3.65	3.75	
		PLS[2:0]=101 (上升沿)	3.90	4.00	4.10	
		PLS[2:0]=101 (下降沿)	3.80	3.90	4.00	
		PLS[2:0]=110 (上升沿)	4.15	4.25	4.35	
		PLS[2:0]=110 (下降沿)	4.05	4.15	4.25	
		PLS[2:0]=111 (上升沿)	4.40	4.50	4.60	
PLS[2:0]=111 (下降沿)	4.30	4.40	4.50			
V _{PVDhyst} ⁽¹⁾	PVD 迟滞	-	-	100	-	mV
V _{POR/PDR}	上电/下电复位阈值	上升沿	2.35	2.50	2.65	V
		下降沿	2.25	2.40	2.55	V
V _{PDRhyst} ⁽¹⁾	PDR 迟滞	-	-	100	-	mV
t _{RSTEMPO} ⁽⁴⁾	复位持续时间	-	1	2.50	4.50	ms

1. 由设计保证，不在生产中测试。
2. 保留档位，使用时须改用其他档位。
3. PVD 生效需打开 LSI 或 LSE 时钟。
4. 复位持续时间的测量方法为从上电（POR 复位）到用户应用代码读取第一条指令的时刻。

5.3.4. 工作电流特性

电流消耗受多个参数和因素影响，包括工作电压、环境温度、I/O 引脚负载、器件软件配置、工作频率、I/O 引脚开关速率、程序在存储器中的位置以及执行的代码等。本节所述各种运行模式下的电流消耗测量值都通过一套精简代码得出。

最大电流消耗

微控制器处于下列条件：

- 所有的 I/O 引脚都处于输入模式， V_{CC} 或 V_{SS} 上为静态值（无负载）。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率（0 ~ 25 MHz 时为 0 个等待周期，25 ~ 50 MHz 时为 1 个等待周期，50 ~ 75 MHz 时为 3 个等待周期，75 ~ 100 MHz 时为 4 个等待周期，100 ~ 125 MHz 时为 5 个等待周期，125 ~ 150 MHz 时为 6 个等待周期，150 ~ 175 MHz 时为 7 个等待周期，175 ~ 176 MHz 时为 8 个等待周期）。
- 除非特别说明， $V_{CC} = 5.5\text{ V}$ ，最大环境温度 (T_A) 时达到最大值，典型值为 $T_A = 25\text{ }^\circ\text{C}$ ， $V_{CC} = 3.3\text{ V}$ 。
- 指令预取功能开启。当开启外设时： $f_{PCLK1} = f_{HCLK}$ 。

注：指令预取功能必须在设置时钟和总线分频之前设置。

表 5-7 Flash 下运行 (Run) 模式电流, ACC 使能

符号	参数	条件				系统时钟	频率 f_{HCLK}	典型值 ⁽¹⁾				单位				
		Code	运行	供电模式	外设			$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	$T_A = 125\text{ }^\circ\text{C}$					
Icc(Run)	运行模式下供电电流	While(1)	Flash	Range1 MR_VSEL = 1	外部时钟, 所有外设使能	PLL	176 MHz	45.38	-	-	-	mA				
						PLL	144 MHz	38.03	-	-	-					
						PLL	128 MHz	34.36	-	-	-					
						PLL	96 MHz	26.98	-	-	-					
						PLL	64 MHz	19.60	-	-	-					
						HSI	48 MHz	15.62	-	-	-					
						HSI	24 MHz	10.14	-	-	-					
						HSI	16 MHz	8.30	-	-	-					
						HSI	8 MHz	6.48	-	-	-					
						PLL	176 MHz	19.91	-	-	-					
				PLL	144 MHz	17.19	-	-	-							
				PLL	128 MHz	15.87	-	-	-							
				PLL	96 MHz	13.14	-	-	-							
				PLL	64 MHz	10.37	-	-	-							
				HSI	48 MHz	8.96	-	-	-							
				HSI	24 MHz	6.93	-	-	-							
				HSI	16 MHz	6.26	-	-	-							
				HSI	8 MHz	5.46	-	-	-							
								Range2 MR_VSEL = 0	外部时钟, 所有外设使能	PLL	144 MHz		36.27	-	-	mA
										PLL	128 MHz		32.75	-	-	
				PLL	96 MHz	25.67	-			-						
				PLL	64 MHz	18.57	-			-						
				HSI	48 MHz	14.75	-			-						

符号	参数	条件				系统时钟	频率 f_{HCLK}	典型值 ⁽¹⁾				单位
		Code	运行	供电模式	外设			$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	$T_A = 125\text{ }^\circ\text{C}$	
						HSI	24 MHz	9.47	-	-	-	
						HSI	16 MHz	7.71	-	-	-	
						HSI	8 MHz	5.98	-	-	-	
					外部时钟, 所有外设禁止	PLL	144 MHz	16.31	-	-	-	
						PLL	128 MHz	15.02	-	-	-	
						PLL	96 MHz	12.52	-	-	-	
						PLL	64 MHz	9.85	-	-	-	
						HSI	48 MHz	8.39	-	-	-	
						HSI	24 MHz	6.44	-	-	-	
						HSI	16 MHz	5.63	-	-	-	
						HSI	8 MHz	5.14	-	-	-	

1. 数据基于考核结果，不在生产中测试。

表 5-8 Flash 下运行 (Run) 模式电流, ACC 不使能

符号	参数	条件				系统时钟	频率 f_{HCLK}	典型值 ⁽¹⁾				单位
		Code	运行	供电模式	外设			$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	$T_A = 125\text{ }^\circ\text{C}$	
Icc(Run)	运行模式下供电电流	While(1)	Flash	Range1 MR_VSEL = 1	外部时钟, 所有外设使能	PLL	176 MHz	45.42	-	-	-	mA
						PLL	144 MHz	38.07	-	-	-	
						PLL	128 MHz	34.38	-	-	-	
						PLL	96 MHz	26.99	-	-	-	
						PLL	64 MHz	19.62	-	-	-	
						HSI	48 MHz	15.61	-	-	-	
						HSI	24 MHz	10.13	-	-	-	
						HSI	16 MHz	8.30	-	-	-	
						HSI	8 MHz	6.48	-	-	-	
						Range2 MR_VSEL = 0	外部时钟, 所有外设禁止	PLL	176 MHz	19.91	-	
				PLL	144 MHz			17.24	-	-	-	
				PLL	128 MHz			15.88	-	-	-	
				PLL	96 MHz			13.20	-	-	-	
				PLL	64 MHz			10.50	-	-	-	
				HSI	48 MHz			8.95	-	-	-	
				HSI	24 MHz			6.93	-	-	-	
				HSI	16 MHz			6.24	-	-	-	
				Range2 MR_VSEL = 0	外部时钟, 所有外设使能	HSI	8 MHz	5.47	-	-	-	
						PLL	144 MHz	36.37	-	-	-	
						PLL	128 MHz	32.83	-	-	-	
PLL	96 MHz	25.71	-			-	-					
HSI	48 MHz	14.74	-			-	-					

符号	参数	条件				系统时钟	频率 f_{HCLK}	典型值 ⁽¹⁾				单位
		Code	运行	供电模式	外设			$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	$T_A = 125\text{ }^\circ\text{C}$	
						HSI	24 MHz	9.47	-	-	-	
						HSI	16 MHz	7.72	-	-	-	
						HSI	8 MHz	5.99	-	-	-	
					外部时钟, 所有外设禁止	PLL	144 MHz	16.37	-	-	-	
						PLL	128 MHz	15.05	-	-	-	
						PLL	96 MHz	12.46	-	-	-	
						PLL	64 MHz	9.97	-	-	-	
						HSI	48 MHz	8.36	-	-	-	
						HSI	24 MHz	6.50	-	-	-	
						HSI	16 MHz	5.78	-	-	-	
						HSI	8 MHz	5.09	-	-	-	

1. 数据基于考核结果，不在生产中测试。

表 5-9 睡眠 (Sleep) 模式电流

符号	参数	条件				系统时钟	频率 f _{HCLK}	典型值 ⁽¹⁾				单位				
		Code	运行	供电模式	外设			T _A = 25 °C	T _A = 85 °C	T _A = 105 °C	T _A = 125 °C					
I _{cc} (Sleep)	Sleep 模式下供电电流	While(1)	Flash	Range1 MR_VSEL = 1	外部时钟, 所有外设使能	PLL	176 MHz	37.99	-	-	-	mA				
						PLL	144 MHz	31.97	-	-	-					
						PLL	128 MHz	28.98	-	-	-					
						PLL	96 MHz	22.92	-	-	-					
						PLL	64 MHz	16.90	-	-	-					
						HSI	48 MHz	13.57	-	-	-					
						HSI	24 MHz	9.12	-	-	-					
						HSI	16 MHz	7.62	-	-	-					
						HSI	8 MHz	6.14	-	-	-					
						PLL	176 MHz	9.02	-	-	-					
				PLL	144 MHz	7.97	-	-	-							
				PLL	128 MHz	7.32	-	-	-							
				PLL	96 MHz	6.36	-	-	-							
				PLL	64 MHz	5.03	-	-	-							
				HSI	48 MHz	4.33	-	-	-							
				HSI	24 MHz	3.51	-	-	-							
				HSI	16 MHz	3.23	-	-	-							
				HSI	8 MHz	3.13	-	-	-							
								Range2 MR_VSEL = 0	外部时钟, 所有外设使能	PLL	144 MHz		30.47	-	-	mA
										PLL	128 MHz		27.57	-	-	
				PLL	96 MHz	21.79	-			-	-					
				PLL	64 MHz	15.98	-			-	-					
				HSI	48 MHz	12.79	-			-	-					

符号	参数	条件				系统时钟	频率 f _{HCLK}	典型值 ⁽¹⁾				单位
		Code	运行	供电模式	外设			T _A = 25 °C	T _A = 85 °C	T _A = 105 °C	T _A = 125 °C	
						HSI	24 MHz	8.50	-	-	-	
						HSI	16 MHz	7.07	-	-	-	
						HSI	8 MHz	5.52	-	-	-	
					外部时钟, 所有外设禁止	PLL	144 MHz	7.47	-	-	-	
						PLL	128 MHz	6.93	-	-	-	
						PLL	96 MHz	6.02	-	-	-	
						PLL	64 MHz	4.74	-	-	-	
						HSI	48 MHz	4.04	-	-	-	
						HSI	24 MHz	3.30	-	-	-	
						HSI	16 MHz	2.84	-	-	-	
						HSI	8 MHz	2.72	-	-	-	

1. 数据基于考核结果，不在生产中测试。

表 5-10 Flash 下低功耗运行 (Low-power run) 模式电流, ACC 使能

符号	参数	条件				系统 时钟	频率 f_{HCLK}	典型值 ⁽¹⁾				单位
		Code	运行	供电方式	外设			$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	$T_A = 125\text{ }^\circ\text{C}$	
I _{cc} (LPRun)	LP_RUN 模式 下供电电流	While(1)	Flash	LPR	外部时钟, 所有外设 使能	HSI	2 MHz	4.13	-	-	-	mA
						HSI	1 MHz	4.05	-	-	-	
						HSI	62.5 kHz	3.98	-	-	-	
					外部时钟, 所有外设 禁止	HSI	2 MHz	4.09	-	-	-	
						HSI	1 MHz	4.01	-	-	-	
						HSI	62.5 kHz	3.95	-	-	-	

1. 数据基于考核结果, 不在生产中测试。

表 5-11 Flash 下低功耗运行 (Low-power run) 模式电流, ACC 不使能

符号	参数	条件				系统 时钟	频率 f_{HCLK}	典型值 ⁽¹⁾				单位
		Code	运行	MR/LPR/DLPR	外设			$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	$T_A = 125\text{ }^\circ\text{C}$	
I _{cc} (LPRun)	LP_RUN 模式 下供电电流	While(1)	Flash	LPR	外部时钟, 所有外设 使能	HSI	2 MHz	4.15	-	-	-	mA
						HSI	1 MHz	4.07	-	-	-	
						HSI	62.5 kHz	3.99	-	-	-	
					外部时钟, 所有外设 禁止	HSI	2 MHz	4.11	-	-	-	
						HSI	1 MHz	4.03	-	-	-	
						HSI	62.5 kHz	3.96	-	-	-	

1. 数据基于考核结果, 不在生产中测试。

表 5-12 低功耗睡眠 (Low-power sleep) 模式电流

符号	参数	条件			系统时钟	频率 f_{HCLK}	典型值 ⁽¹⁾				单位
		Code	MR/LPR/DLPR	外设			$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	$T_A = 125\text{ }^\circ\text{C}$	
$I_{cc}(LPSleep)$	LP_SLEEP 模式下供电电流	While(1)	LPR	外部时钟, 所有外设使能	HSI	2 MHz	3.98	-	-	-	mA
					HSI	1 MHz	3.82	-	-	-	
					HSI	62.5 kHz	3.67	-	-	-	
				外部时钟, 所有外设禁止	HSI	2 MHz	2.11	-	-	-	
					HSI	1 MHz	2.08	-	-	-	
					HSI	62.5 kHz	2.06	-	-	-	

1. 数据基于考核结果, 不在生产中测试。

Puya Confidential

表 5-13 停机 (Stop0/Stop1) 模式电流

符号	参数	MR/LPR	条件	典型值 ⁽¹⁾				单位
				T _A = 25 °C	T _A = 85 °C	T _A = 105 °C	T _A = 125 °C	
I _{cc} (Stop)	Stop0 模式供电电流	MR	RTC+IWDG+LPTIM with LSI	1.36	-	-	-	mA
			IWDG with LSI	1.30	-	-	-	
			LPTIM with LSI	1.30	-	-	-	
			RTC with LSI	1.30	-	-	-	
			外设关闭	1.23	-	-	-	
	Stop1 模式供电电流	LPR	RTC+IWDG+LPTIM with LSI	1.25	-	-	-	
			IWDG with LSI	1.13	-	-	-	
			LPTIM with LSI	1.13	-	-	-	
			RTC with LSI	1.13	-	-	-	
			外设关闭	1.01	-	-	-	

1. 数据基于考核结果，不在生产中测试。

表 5-14 待机 (Standby) 模式电流

符号	参数	SRAM	条件	典型值 ⁽¹⁾				单位
				T _A = 25 °C	T _A = 85 °C	T _A = 105 °C	T _A = 125 °C	
I _{cc} (Standby)	Standby 模式供电电流	SRAM 关	RTC+IWDG+ with LSI+LSE	2.9	-	-	-	μA
			IWDG with LSI	2.8	-	-	-	
			RTC with LSE	2.8	-	-	-	
			外设关闭	2.6	-	-	-	

1. 数据基于考核结果，不在生产中测试。

Puya Confidential

5.3.5. 低功耗模式唤醒时间

表 5-15 低功耗模式唤醒时间

符号	参数	典型值 ⁽²⁾	最大值	单位
$t_{WUSLEEP}^{(1)}$	从睡眠模式到运行模式唤醒	6	-	CPU 时
$t_{WULPSLEEP}^{(1)}$	从低功耗睡眠模式到低功耗运行模式唤醒	6	-	钟周期
$t_{WUSTOP}^{(1)}$	从停机模式到 Flash 运行模式唤醒(LDO 运行模式)	11 ⁽³⁾	-	μs
	从停机模式到 SRAM 运行模式唤醒(LDO 运行模式)	11 ⁽³⁾	-	
	从停机模式到 Flash 运行模式唤醒(LDO 低功耗模式)	17.73 ⁽³⁾	-	
	从停机模式到 SRAM 运行模式唤醒(LDO 低功耗模式)	17.73 ⁽³⁾	-	
	从停机模式到 Flash 低功耗运行模式唤醒(LDO 低功耗模式)	17.73 ⁽⁴⁾	-	
	从停机模式到 SRAM 低功耗运行模式唤醒(LDO 低功耗模式)	17.73 ⁽⁴⁾	-	
$t_{WUSTDBY}^{(1)}$	从待机模式到运行模式唤醒	76.1	-	
$t_{WULPRUN}$	从低功耗运行模式到运行模式唤醒	6.73	-	

1. 唤醒时间的测量是从唤醒时间开始至用户程序读取第一条指令。
2. 数据基于考核结果，不在生产中测试。
3. 测试数据基于 HSI 8 M 条件。
4. 测试数据基于 HSI 2 M 条件。

5.3.6. 外部时钟源特性

5.3.6.1. 外部高速时钟

在 HSE 的 bypass 模式 (RCC_CR 的 HSEBYP 置位)，芯片内的高速起振电路停止工作，相应的 IO 作为标准的 GPIO 使用。




图 5-1 外部高速时钟时序图

表 5-16 外部高速时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSE_ext}	用户外部时钟频率 ⁽¹⁾	HSE_FILT_ENB= 0	1	-	32	MHz
		HSE_FILT_ENB= 1	1	-	48	
V_{HSEH}	OSC_IN 输入引脚高电平电压	-	$0.7*V_{CC}$	-	V_{CC}	V
V_{HSEL}	OSC_IN 输入引脚低电平电压	-	V_{SS}	-	$0.3*V_{CC}$	
$t_w(HSE)$	OSC_IN 输入引脚高电平低电平时间 ⁽¹⁾	-	5	-	-	ns
$t_r(HSE)/t_f(HSE)$	OSC_IN 输入引脚上升或下降时间 ⁽¹⁾	-	-	-	20	
$C_{in(HSE)}$	OSC_IN 输入引脚电容 ⁽¹⁾	-	-	5	-	pF
DuCy(HSE)	占空比	-	45	-	55	%
I_L	OSC_IN 输入引脚漏电流	$V_{SS} \leq V_{IN} \leq V_{CC}$	-	-	± 1	μA

1. 由设计保证，不在生产中测试。

5.3.6.2. 外部低速时钟

在 LSE 的 bypass 模式 (RCC_BDCR 的 LSEBYP 置位)，芯片内的低速起振电路停止工作，相应的 IO 作为标准的 GPIO 使用。




图 5-2 外部低速时钟时序图

表 5-17 外部低速时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率 ⁽¹⁾	-	-	32.768	1000	kHz
V_{LSEH}	OSC32_IN 输入引脚高电平电压		$0.7*V_{CC}$	-	V_{CC}	
V_{LSEL}	OSC32_IN 输入引脚低电平电压	-	V_{SS}	-	$0.3*V_{CC}$	V
$t_w(LSE)$	OSC32_IN 输入引脚高电平低电平时间	-	450	-	-	
$t_r(LSE)/t_f(LSE)$	OSC32_IN 输入引脚上升或下降时间	-	-	-	50	
$C_{in(LSE)}$	OSC32_IN 输入引脚电容	-	-	5	-	pF
DuCy(LSE)	占空比	-	40	-	60	%
I_L	OSC32_IN 输入引脚漏电流	$V_{SS} \leq V_{IN} \leq V_{CC}$	-	-	± 1	μA

1. 由设计保证，不在生产中测试。

5.3.6.3. 外部高速晶体

可以通过外接 4 ~ 32 MHz 的晶体/陶瓷谐振器。在应用中，晶体和负载电容应该尽可能靠近管脚，这样可以使输出变形和启动稳定时间最小化。

表 5-18 外部高速晶体特性⁽¹⁾

符号	参数	条件		最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-		4	-	32 ⁽³⁾	MHz
R _F	反馈电阻	-		-	200	-	kΩ
I _{CC}	HSE 功耗	C _L =10 pF@4 MHz, R _m =100 Ω, HSE_DRV[1:0]=00		-	0.78	-	mA
		C _L =20 pF@8 MHz, R _m =60 Ω, HSE_DRV[1:0]=00		-	0.80	-	
		C _L =12 pF@16 MHz, R _m =70 Ω, HSE_DRV[1:0]=01		-	1.17	-	
		C _L =12 pF@24 MHz, R _m =60 Ω, HSE_DRV[1:0]=01		-	1.20	-	
		C _L =12 pF@32 MHz, R _m =50 Ω, HSE_DRV[1:0]=01		-	1.22	-	
g _m	振荡器跨导	启动	HSE_DRV[1:0]=00	3.9	-	-	mA/V
			HSE_DRV[1:0]=01	7.2	-	-	
			HSE_DRV[1:0]=10	9.7	-	-	
			HSE_DRV[1:0]=11	11.2	-	-	
t _{SU(HSE)} ⁽²⁾	启动时间	HSE_EN 到第一个占空比稳定的时钟的上升沿	C _L =10 pF@4 MHz, R _m =100 Ω, HSE_DRV[1:0]=00	-	1.54	-	ms
			C _L =20 pF@8 MHz, R _m =60 Ω, HSE_DRV[1:0]=00	-	0.94	-	
			C _L =12 pF@16 MHz, R _m =70 Ω, HSE_DRV[1:0]=01	-	1.00	-	
			C _L =12 pF@24 MHz, R _m =60 Ω, HSE_DRV[1:0]=01	-	0.59	-	
			C _L =12 pF@32 MHz, R _m =50 Ω, HSE_DRV[1:0]=01	-	0.59	-	

1. 由特性评估给出，不在生产中测试。
2. t_{SU(HSE)}是从启用（通过软件）到时钟振荡达到稳定的启动时间，针对标准晶体/谐振器测量的，不同晶体/谐振器可能会有很大差异。
3. HSE_DRV[1:0] = 00/01。

5.3.6.4. 外部低速晶体

可以通过外接 32.768 kHz 的晶体/陶瓷谐振器。在应用中，晶体和负载电容应该尽可能靠近管脚，这样可以使输出变形和启动稳定时间最小化。

表 5-19 外部低速晶体特性⁽¹⁾

符号	参数	条件		最小值	典型值	最大值	单位
R _F	反馈电阻	-		-	5	-	MΩ
I _{CC}	LSE 功耗	C _L =6 pF, R _m =70 kΩ, LSEDRV[1:0]=00		-	480	-	nA
		C _L =6 pF, R _m =70 kΩ, LSEDRV[1:0]=01		-	600	-	
		C _L =12 pF, R _m =70 kΩ, LSEDRV[1:0]=10		-	960	-	
		C _L =12 pF, R _m =70 kΩ, LSEDRV[1:0]=11		-	1320	-	
g _m	振荡器跨导	LSEDRV[1:0]=00		2.5	-	-	μA/V
		LSEDRV[1:0]=01		3.75	-	-	
		LSEDRV[1:0]=10		8.5	-	-	
		LSEDRV[1:0]=11		13.5	-	-	
t _{SU(LSE)} ⁽²⁾	启动时间	C _L =6 pF, R _m =70 kΩ, LSEDRV[1:0]=00		-	0.60	-	s
		C _L =6 pF, R _m =70 kΩ, LSEDRV[1:0]=01		-	0.40	-	

符号	参数	条件	最小值	典型值	最大值	单位
		$C_L=12\text{ pF}$, $R_m=70\text{ k}\Omega$, $LSEDRV[1:0]=10$	-	0.25	-	
		$C_L=12\text{ pF}$, $R_m=70\text{ k}\Omega$, $LSEDRV[1:0]=11$	-	0.22	-	

1. 由设计保证，不在生产中测试。
2. $t_{SU(LSE)}$ 是从启用（通过软件）到时钟振荡达到稳定的启动时间，针对标准晶体/谐振器测量的，不同晶体/谐振器可能会有很大差异。

5.3.7. 内部高频时钟源 HSI 特性

表 5-20 内部高频时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	HSI 频率	$V_{CC}=3.3\text{ V}$, $T_A=25\text{ }^\circ\text{C}$	7.94	8.0	8.06	MHz
			15.89	16.0	16.11	
			23.83	24.0	24.17	
			47.66	48.0	48.34	
$DuCy_{(HSI)}$	占空比	-	45	-	55	%
$f_{TRIM}^{(1)}$	HSI 微调精度	-	-	0.1	-	%
$\Delta Temp_{(HSI)}$	HSI 频率温度漂移	$V_{CC}=3.3\text{ V}$, $T_A=25\text{ }^\circ\text{C}$	-0.7	-	0.7	%
		$V_{CC}=2.7\sim 5.5\text{ V}$, $T_A=-20\sim 85\text{ }^\circ\text{C}$	-1	-	1	
		$V_{CC}=2.7\sim 5.5\text{ V}$, $T_A=-40\sim 105\text{ }^\circ\text{C}$	-1.5	-	1.5	
		$V_{CC}=2.7\sim 5.5\text{ V}$, $T_A=-40\sim 125\text{ }^\circ\text{C}$	-2	-	2	
$t_{su(HSI)}^{(2)}$	HSI 振荡器启动时间	8 MHz	-	5.9	-	μs
		16 MHz	-	5.9	-	
		24 MHz	-	5.9	-	
		48 MHz	-	5.4	-	
$I_{CC(HSI)}^{(2)}$	HSI 振荡器功耗	8 MHz	-	130	-	μA
		16 MHz	-	160	-	
		24 MHz	-	230	-	
		48 MHz	-	370	-	

1. 由设计保证，不在生产中测试。
2. 数据基于考核结果，不在生产中测试。

5.3.8. 内部低频时钟源 LSI 特性

表 5-21 内部低频时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSI}	频率	-	-	32.768	-	kHz
$t_{su(LSI)}^{(1)}$	LSI 振荡器启动时间	-	-	96	-	μs
$DuCy_{(LSI)}$	占空比	-	45	-	55	%
$\Delta Temp_{(LSI)}$	LSI 频率温度漂移	$V_{CC}=5\text{ V}$, $T_A=25\text{ }^\circ\text{C}$	-3	-	3	%
		$V_{CC}=2.7\sim 5.5\text{ V}$, $T_A=0\sim 85\text{ }^\circ\text{C}$	-5	-	5	
		$V_{CC}=2.7\sim 5.5\text{ V}$, $T_A=-40\sim 105\text{ }^\circ\text{C}$	-8	-	8	

符号	参数	条件	最小值	典型值	最大值	单位
		$V_{CC} = 2.7 \sim 5.5 \text{ V}$, $T_A = -40 \sim 125 \text{ }^\circ\text{C}$	10	-	10	
f_{TRIM}	LSI 微调精度	-	-	0.5	-	%
$I_{CC(LSI)}^{(1)}$	LSI 振荡器功耗		-	0.36	-	μA

1. 由设计保证, 不在生产中测试。

5.3.9. 锁相环 PLL 特性

表 5-22 锁相环特性

符号	参数	最小值	典型值	最大值 ⁽¹⁾	单位
f_{PLL_IN}	PLL 输入时钟	8	-	48	MHz
	PLL 输入时钟占空比	40	-	60	%
$f_{PLL_OUT}^{(2)}$	PLL 倍频输出时钟	32	-	176	MHz
t_{LOCK}	PLL 锁相时间	-	25	50	μs
Jitter	抖动	-	50	-	ps

1. 由设计保证, 不在生产中测试。

2. $f_{PLL_OUT} < 96 \text{ MHz}$, 需先倍频到 96 MHz 以上, 再分频输出。

5.3.10. 存储器特性

表 5-23 存储器特性

符号	参数	条件	最小值	典型值	最大值 ⁽¹⁾	单位
PE_{CYC}	擦写次数	$T_A = -40 \sim 85 \text{ }^\circ\text{C}$	100	-	-	kcycles
t_{RET}	数据保持时间	$T_A = 55 \text{ }^\circ\text{C}$, 1000 次擦写后	20	-	-	years
		$T_A = 85 \text{ }^\circ\text{C}$, 1000 次擦写后	15	-	-	
		$T_A = 105 \text{ }^\circ\text{C}$, 1000 次擦写后	10	-	-	
		$T_A = 55 \text{ }^\circ\text{C}$, 10000 次擦写后	10	-	-	
t_{PROG}	页编程时间	$T_A = -40 \sim 105 \text{ }^\circ\text{C}$	-	1.5	-	ms
t_{ERASE}	页擦除时间	$T_A = -40 \sim 105 \text{ }^\circ\text{C}$	-	7	-	ms
t_{MERASE}	全片擦除随时间	$T_A = -40 \sim 105 \text{ }^\circ\text{C}$	-	7	-	ms

1. 由设计保证, 不在生产中测试。

5.3.11. EFT 特性

表 5-24 EFT 特性

符号	参数	条件	等级
EFT to Power	-	IEC61000-4-4	4A

5.3.12. ESD & LU 特性

基于三个不同的测试 (ESD、LU), 使用特定的测量方法, 对芯片施加应力测试以决定它的电气敏感性方面的性能。

表 5-25 ESD 特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{ESD(HBM)}$	静电放电电压 (人体模型)	$T_A = 25\text{ }^\circ\text{C}$; JESD22-A114	-	-	6000	V
$V_{ESD(CDM)}$	静电放电电压 (器件充电模型)	$T_A = 25\text{ }^\circ\text{C}$; JESD22-C101	-	-	1000	V
LU	过电流测试	$T_A = 25\text{ }^\circ\text{C}$; JESD78A	-	-	200	mA
	过压测试		-	-	200	V

5.3.13. 端口特性

表 5-26 端口特性

符号	参数	条件	最小值	典型值	最大值	单位	
V_{IL}	输入低电平	$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	-	-	$0.3 \cdot V_{CC}$	V	
V_{IH}	输入高电平	$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	$0.7 \cdot V_{CC}$	-	-	V	
$V_{hys}^{(1)}$	施密特电压迟滞		-	200	-	mV	
$I_{lkg}^{(2)}$	输入漏电流	标准 IO	$V_{SS} \leq V_{IN} \leq V_{CC}$	-1	-	1	μA
		Tolerant IO	$0 \leq V_{IN} \leq V_{CC}$	-1	-	1	
			$V_{CC} \leq V_{IN} \leq V_{CC} + 1$	-	-	3	
			$V_{CC} \leq V_{IN} \leq 5.5\text{ V}$	-	-	1	
$R_{PU}^{(3)}$	内部上拉电阻	$V_{IN} = V_{SS}$	25	45	65	k Ω	
$R_{PD}^{(3)}$	内部下拉电阻	$V_{IN} = V_{CC}$	25	45	65	k Ω	
C_{IO}	I/O 引脚电容	-	-	5	-	pF	
$t_{ns(EXTI)}^{(1)}$	输入滤波宽度	ENS=1	3	5	10	ns	
$t_{ns(I2C)}^{(1)}$	I ² C 输入滤波宽度	-	50	140	250	ns	
$t_{ns(NRST)}^{(1)}$	NRST 输入滤波宽度	-	100	180	300	ns	

1. 由设计保证，不在生产中测试。
2. 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。
3. 上拉和下拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS/NMOS 实现。

输出驱动电流

GPIO (通用输入/输出端口) 可以吸收或输出多达 $\pm 8\text{ mA}$ 电流，也可以吸收或输出多达 $\pm 20\text{ mA}$ 电流 (需放宽 V_{OL}/V_{OH} 指标)。

在用户应用中，I/O 脚的数目必须保证驱动电流不能超过绝对最大额定值给出的绝对最大额定值：

- 所有 I/O 端口从 V_{CC} 上获取的电流总和，加上 MCU 在 V_{CC} 上获取的最大运行电流，不能超过 **绝对最大额定值 I_{VCC}** 。
- 所有 I/O 端口吸收并从 V_{SS} 上流出的电流总和，加上 MCU 在 V_{SS} 上流出的最大运行电流，不能超过 **绝对最大额定值 I_{VSS}** 。

输出电压

除非特别说明，下表列出的参数都是在通用工作条件 T_A 使用环境温度和 V_{CC} 电源电压条件下进行的测试得到。

表 5-27 输出电压特性⁽³⁾

符号	参数	条件 ⁽²⁾	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
V _{OL}	输出低电平	I _{OL} =4mA, GPIOx_OSPEEDR=00/01/10	-	-	0.4	V
	输出低电平	I _{OL} =8mA, GPIOx_OSPEEDR=11	-	-	0.4	
V _{OH}	输出高电平	I _{OH} =4mA, GPIOx_OSPEEDR=00/01/10	V _{CC} -0.4	-	-	V
	输出高电平	I _{OH} =8mA, GPIOx_OSPEEDR=11	V _{CC} -0.4	-	-	

1. 数据基于考核结果，不在生产中测试。
2. $2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$ ，最多允许 8 个引脚同时输出电流。
3. 对于所有输出的组合，最大总电流（包括 V_{OL} 或 V_{OH} 产生的电流总和）不应超过表 5-2 电流特性中的最大额定值参数 $\Sigma I_{IO(PIN)}$ 。

5.3.14. ADC 特性

表 5-28 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{CCA}	模拟供电电压	-	2.7	-	5.5	V
V _{REF+}	正参考电压	V _{REF+} = V _{CCA}	V _{CCA}			V
		V _{REF+} = V _{REFBUF}	-	1.024	-	V
			-	2.048	-	
			-	2.5	-	
			-	2.9	-	
-	4.096	-				
V _{REF-}	负参考电压	-	V _{SSA}			V
I _{CCA}	V _{CCA} 引脚电流	f _{ADC} = 16 MHz	-	1 ⁽¹⁾	-	mA
		f _{ADC} = 32 MHz	-	1 ⁽¹⁾	-	
		f _{ADC} = 48 MHz	-	1 ⁽¹⁾	-	
		f _{ADC} = 64 MHz	-	1.5 ⁽¹⁾	-	
f _{ADC}	ADC 时钟频率	2.7 V ≤ V _{CCA} < 5.5 V	8	-	48	MHz
		4.0 V ≤ V _{CCA} < 5.5 V	8	-	64	
f _S ⁽²⁾	采样速率	2.7 V ≤ V _{CCA} < 5.5 V	0.5	-	3	MSPS
		4.0 V ≤ V _{CCA} < 5.5 V	0.5	-	4	
V _{AIN}	转换电压范围 ⁽³⁾	单端模式	0	-	V _{REF+}	V
		差分模式	-V _{REF+}	-	V _{REF+}	
R _{AIN} ⁽²⁾	外部输入阻抗 ⁽⁴⁾	-	-	-	100	kΩ
R _{ADC} ⁽²⁾	采样开关电阻	-	-	-	1.2	kΩ
C _{ADC} ⁽²⁾	内部采样和保持电阻	-	-	2.5	3	pF
t _{CAL} ⁽²⁾	校准时间	f _{ADC} = 16 MHz	12			μs
		-	192			1/f _{ADC}
t _S ⁽²⁾	采样时间	f _{ADC} = 16 MHz	0.156	-	40.03	μs
		-	2.5	-	640.5	1/f _{ADC}
t _{setup}	采样建立时间（内部通道）	输入经过 ADCBUF	5	-	-	μs

符号	参数	条件	最小值	典型值	最大值	单位
		V _{REFINT} 和 TS 切换频率 10 kHz ~ 50 kHz, ADC 完成 采样	20	-	-	μs
		V _{REFINT} 直接输入	20	-	-	μs
t _{STAB} ⁽²⁾	上电稳定时间	-	0	0	3	μs
t _{CONV} ⁽²⁾	总转换时间	f _{ADC} = 16 MHz	1	-	40.875	μs
		-	16 ~ 654			1/f _{ADC}

- 由设计保证, 不在生产中测试。
- 数据基于考核结果, 不在生产中测试。
- 在外部触发时, 需要额外增加 1/f_{PCLK2} 的延迟。

a) $R_{AIN} < \frac{T_s}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$

b) 上述公式用于决定最大外部阻抗, 使得误差可以小于 1/4 LSB。其中 N = 12, 表示 12 位分辨率。

表 5-29 R_{AIN} Max for f_{ADC} = 64 MHz⁽¹⁾

采样周期(T _s)	采样时间 (t _s)(ns)	R _{AIN} 最大值 (Ω)	
		快速通道	慢速通道
2.5	39.06	100	N/A
6.5	101.5	330	100
12.5	195.3	680	470
24.5	382.8	1500	1200
47.5	742.1	2200	1800
92.5	1445.3	4700	3900
247.5	3867.1	12000	10000
640.5	10007.8	39000	33000

- 由设计保证, 不在生产中测试。

表 5-30 ADC 静态特性⁽¹⁾⁽²⁾⁽³⁾

符号	参数	测试条件	最小值	典型值	最大值	单位	
ET	综合误差	2.7 V ≤ V _{CCA} = V _{REF+} ≤ 5.5 V: max 3 Msps 4.0 V ≤ V _{CCA} = V _{REF+} ≤ 5.5 V: max 4 Msps 分辨率=12 位 快速通道: f _s ≤ 4 Msps	单端模式	-	±4.8	±5.0	LSB
			差分模式	-	±3.5	±4.0	
EO	偏移误差		单端模式	-	2.2	±5.0	
			差分模式	-	0	±4.0	
EG	增益误差		单端模式	-	1.0	±5.5	
			差分模式	-	0.5	±3.0	
DNL	微分非线性误差		单端模式	-	-1 ~ +0.7	-1 ~ +0.8	
			差分模式	-	-1 ~ +0.8	-1 ~ +0.9	
INL	积分非线性误差	单端模式	-	±2.7	±4.0		
		差分模式	-	±2.0	±2.5		

- 由设计保证, 不在生产中测试。
- ADC DC 测试之前先做校准。

3. ADC 精度与反向注入电流关系：需要避免在任何标准的模拟输入引脚上注入反向电流，因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上，（引脚与地之间）增加一个肖特基二极管。

表 5-31 ADC 动态特性⁽¹⁾⁽²⁾⁽³⁾

符号	参数	测试条件	最小值	典型值	最大值	单位	
ENOB	有效位数	2.7 V ≤ V _{CCA} = V _{REF+} ≤ 5.5 V: max 3 Msps 4.0 V ≤ V _{CCA} = V _{REF+} ≤ 5.5 V: max 4 Msps 分辨率=12 位 快速通道: f _s ≤ 4 Msps	单端模式	10.0	11.0	-	bit
			差分模式	-	11.5	-	
SINAD	信噪失真比		单端模式	62.5	68.0	-	dB
			差分模式	-	70.9	-	
SNR	信噪比		单端模式	64.3	69.5	-	
			差分模式	-	71.8	-	
SFDR	无杂散动态范围		单端模式	66.8	76.5	-	
			差分模式	-	79.3	-	
THD	总谐波失真	单端模式	-	-73.0	-65.0		
		差分模式	-	-68.3	-		

1. 由设计保证，不在生产中测试。
2. ADC DC 测试之前先做校准。
3. ADC 精度与反向注入电流关系：需要避免在任何标准的模拟输入引脚上注入反向电流，因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上，（引脚与地之间）增加一个肖特基二极管。

5.3.15. DAC 特性

表 5-32 DAC 特性

符号	参数	备注	最小值	典型值	最大值	单位
V _{CCA}	模拟供电电压	-	2.7	5	5.5	V
V _{REF+}	正参考电压	V _{REF+} ≤ V _{CCA}	2.048	-	V _{CCA}	V
V _{SSA}	模拟地	-	0	-	0	V
R _{LOAD} ⁽¹⁾	缓冲器开启时相对 V _{SSA} 的电阻负载	-	100	-	-	kΩ
	缓冲器开启时相对 V _{CCA} 的电阻负载	-	100	-	-	kΩ
R _O ⁽¹⁾	缓冲器关闭时的阻抗输出	缓冲器关闭时，要使精度为 1%，DAC_OUT 与 V _{SS} 之间的最小阻性负载为 1.5 MΩ	-	-	15	kΩ
C _{LOAD} ⁽¹⁾	容性负载	DAC_OUT 引脚上的最大容性负载（缓冲器开启时）	-	-	30	pF
DAC_OUT _{min} ⁽¹⁾	缓冲器开启时 DAC_OUT 电压下限	给出了 DAC 的最大输出幅度。对应于 12 位输入代码	0.2	-	-	V
DAC_OUT _{max} ⁽¹⁾	缓冲器开启时 DAC_OUT 电压上限	(0x0E0)到(0xF1C) (V _{REF+} = 3.6 V 时) 以及(0x164) 到(0xE9C) (V _{REF+} = 2.3 V 时)	-	-	V _{REF+} -0.2	V
DAC_OUT _{min} ⁽¹⁾	缓冲器关闭时 DAC_OUT 电压下限	给出 DAC 的最大输出幅度	0	-	-	mV

符号	参数	备注	最小值	典型值	最大值	单位
DAC_OUT max ⁽¹⁾	缓冲器关闭时 DAC_OUT 电压上限		-	-	V _{REF+}	V
I _{CCVREF+}	静止模式 (待机模式) 下的 DAC DC V _{REF+} 直流电流消耗	无负载, 输入端中间代码 (0x800)	-	-	240	μA
		无负载, 在输入上的直流消耗方面, 对应于 V _{REF+} = 5.5 V 时的最差代码(0x095)			400	μA
I _{CCA}	静止模式下的 DAC DC V _{CCA} 电流消耗 ⁽²⁾	无负载, 输入端中间代码 (0x800)	-	-	500	μA
		无负载, 在输入上的直流消耗方面, 对应于 V _{REF+} = 5.5 V 时的最差代码(0xF6B)	-	-	670	μA
DNL ⁽³⁾	微分非线性误差 (两个连续代码之间的偏差-1LSB)	DAC 按 8 位配置时	-	-	±1	LSB
		DAC 按 12 位配置时	-	-	±3	LSB
INL ⁽²⁾	积分非线性误差 (代码 i 处测得的值与代码 0 及最后一个代码 1023 之间连线上代码 i 处的值之间的差)	DAC 按 8 位配置时	-	-	±1	LSB
		DAC 按 12 位配置时	-	-	±4	LSB
Offset ⁽²⁾	偏移误差 (代码(0x800)处测得值与理想值 V _{REF+/2} 之间的差)	DAC 按 12 位配置	-	-	±12	LSB
		DAC 按 8 位配置, V _{REF+} = 5 V	-	-	±3	LSB
		DAC 按 12 位配置, V _{REF+} = 5 V	-	-	±12	LSB
Gain error ⁽²⁾	增益误差	DAC 按 12 位配置时	-	-	±0.5	%
t _{SETTLING} ⁽²⁾	建立时间 (满刻度: 适用于当 DAC_OUT 达到最终值 ±1LSB 时, 最低输入代码与最高输入代码之间转换)	C _{LOAD} ≤ 30 pF, R _{LOAD} ≥ 10 kΩ	-	4.5	6	μs
	建立时间 (适用于到 DAC 输出达到最终值 ±1 LSB 时, 最低输入代码与最高输入代码之间 12 位输入代码转换)	内部通道输出且 buffer 禁止时	-	95	125	ns
	建立时间 (适用于到 DAC 输出达到最终值 ±32 LSB 时, 最低输入代码与最高输入代码之间 12 位输入代码转换)		-	60	80	ns
	建立时间 (满刻度: 适用于到 DAC 输出达到最终值 ±4 LSB 时, 最低输入代码与最高输入代码之间 12 位输入代码转换, CL=10pF)	DAC 端口输出, BUFFER 禁止	-	1.5	2.5	μs
Update rate ⁽²⁾	当输入代码有微小变化 (从代码 i 到 i+1LSB) 时, 确保 DAC_OUT 输出变化正确的最大频率	Internal	-	-	12.5	MS/s
		External Buffer ON C _{LOAD} ≤ 30 pF, R _{LOAD} ≥ 100 kΩ	-	-	1	MS/s
		External Buffer ON C _{LOAD} ≤ 10 pF	-	-	1	MS/s

符号	参数	备注	最小值	典型值	最大值	单位
$t_{WAKEUP}^{(2)}$	从关闭状态唤醒的时间 (在 DAC 控制寄存器中将 ENx 位置 1)	Internal	-	1.4	3.5	μs
		External Buffer ON $C_{LOAD} \leq 30 \text{ pF}, R_{LOAD} \geq 10 \text{ k}\Omega$ 介于可能的最低值和最高值之间的输入代码	-	6.5	10	μs
		External Buffer ON $C_{LOAD} \leq 10 \text{ pF}$	-	3	5	μs

1. 由设计保证, 不在生产中测试。

2. 数据基于考核结果, 不在生产中测试。

5.3.16. 比较器特性

表 5-33 比较器特性⁽¹⁾

符号	参数	条件		最小值	典型值	最大值	单位
V_{CCA}	比较器供电电压	-		2.7	-	5.5	V
V_{IN}	输入电压范围	-		0	-	V_{CC}	V
t_{START}	启动时间	高速模式		-	-	5	μs
		中速模式		-	-	15	
t_D	比较延时	高速模式	200 mV 阶跃 100 mV 过驱动电压	-	50	100	ns
			>200 mV 阶跃 100 mV 过驱动电压	-	-	110	
		中速模式	200 mV 阶跃 100 mV 过驱动电压	-	1.1	4.5	μs
			>200 mV 阶跃 100 mV 过驱动电压	-	-	7.0	
V_{offset}	失调电压	-		-	± 5	± 10	mV
V_{hys}	迟滞电压	无迟滞功能		-	0	-	mV
		有迟滞功能		-	20	-	
I_{CCA}	V_{CCA} 工作电流	高速模式	静态功耗	-	450	720	μA
			动态功耗, 输入信号为过驱动电压 100 mV, 50 kHz 的方波	-	450	-	
		中速模式	静态功耗	-	10	20	
			动态功耗, 输入信号为过驱动电压 100 mV, 50 kHz 的方波	-	12	-	
I_{sleep}	关机电流	-	-	-	10	-	nA

1. 由设计保证, 不在生产中测试。

5.3.17. 运算放大器特性

表 5-34 运算放大器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
V _{CCA}	供电电压	-	2.7	5	5.5	V
V _{IN}	输入电压范围	-	0	-	V _{CCA}	V
V _{OS}	失调电压	25 °C, 输出无负载	-	-	±5	mV
		全电压, 全温度	-	-	±10	
I _{LOAD}	驱动电流	跟随模式	-	-	1	mA
		PGA 模式	-	-	0.5	
C _{LOAD}	负载电容	-	-	-	50	pF
R _{LOAD}	负载电阻	-	4	-	-	kΩ
CMRR	共模抑制比	频率 1 kHz	-	60	-	dB
PSRR	电源抑制比 (相对于 V _{CCA}) (静态直流测量)	C _{LOAD} ≤ 50 pF, R _{LOAD} ≥ 4 kΩ, V _{com} = V _{CCA} /2	-	80	-	dB
GBW	带宽	200 mV ≤ V _{out} ≤ V _{CCA} -200 mV	5	10	-	MHz
SR	压摆率(从 10% *V _{CCA} 到 90 %*V _{CCA})	C _L = 50 pF	2.5	8	-	V/μs
V _{OHSAT}	最大输出饱和电压	I _{LOAD} = max or R _{LOAD} = min Input at V _{CCA} . 跟随模式	V _{CCA} -200	-	-	mV
V _{OLSAT}	最小输出饱和电压	I _{LOAD} = max or R _{LOAD} = min Input at 0. 跟随模式	-	-	200	mV
φ _m	相位裕度	跟随模式, V _{com} =V _{CCA} /2	55	65	-	°
GM	增益裕度	跟随模式, V _{com} =V _{CCA} /2	8	-	-	dB
t _{SU}	建立时间(关闭状态到输出为 98 %*V _{CCA})	C _{LOAD} ≤ 50 pF, R _{LOAD} ≥ 4 kΩ, 跟随模式	-	3	6	μs
eN	电压噪声密度	1 kHz, 输出电阻负载 4 kΩ	-	250	-	nV/√ Hz
		10 kHz, 输出电阻负载 4 kΩ	-	90	-	
PGA 增益 误差 ⁽²⁾	正相增益误差	PGA 增益= 2, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-2	-	2	%
		PGA 增益= 4, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-2	-	2	%
		PGA 增益= 8, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-4	-	4	%
		PGA 增益= 12, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-4	-	4	%
		PGA 增益= 16, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-4	-	4	%
		PGA 增益= 24, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-8	-	8	%
		PGA 增益= 32, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-8	-	8	%
	反相增益误差	PGA 增益= -1, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-2	-	2	%

符号	参数	条件	最小值	典型值	最大值	单位
		PGA 增益= -3, $200\text{mV} \leq V_{\text{out}} \leq V_{\text{CC}} - 200\text{mV}$	-2	-	2	%
		PGA 增益= -7, $200\text{mV} \leq V_{\text{out}} \leq V_{\text{CC}} - 200\text{mV}$	-4	-	4	%
		PGA 增益= -11, $200\text{mV} \leq V_{\text{out}} \leq V_{\text{CC}} - 200\text{mV}$	-4	-	4	%
		PGA 增益= -15, $200\text{mV} \leq V_{\text{out}} \leq V_{\text{CC}} - 200\text{mV}$	-4	-	4	%
		PGA 增益= -23, $200\text{mV} \leq V_{\text{out}} \leq V_{\text{CC}} - 200\text{mV}$	-8	-	8	%
		PGA 增益= -31, $200\text{mV} \leq V_{\text{out}} \leq V_{\text{CC}} - 200\text{mV}$	-8	-	8	%
电阻网络	R2/R1 (内部电阻比例(PGA 模式, 正相输入))	PGA 增益= 2	-	160/160	-	k Ω / k Ω
		PGA 增益= 4	-	240/80	-	
		PGA 增益= 8	-	280/40	-	
		PGA 增益= 12	-	220/20	-	
		PGA 增益= 16	-	300/20	-	
		PGA 增益= 24	-	230/10	-	
	R2/R1 (内部电阻比例(PGA 模式, 反相输入))	PGA 增益= -1	-	160/160	-	
		PGA 增益= -3	-	240/80	-	
		PGA 增益= -7	-	280/40	-	
		PGA 增益= -11	-	220/20	-	
		PGA 增益= -15	-	300/20	-	
		PGA 增益= -23	-	230/10	-	
I_{CCA}	OPA 工作电流(1 个)	无负载, 跟随模式	-	1.6	2.3	mA

1. 由设计保证, 不在生产中测试。
2. 出厂会在常温常压下测试芯片的反馈电阻与 offset, 上述偏差是只考虑电压与温度系数的偏差。

5.3.18. 温度传感器特性

表 5-35 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{SENSE} 相对于温度的线性度	-	± 2	± 5	$^{\circ}\text{C}$
Avg_Slope ⁽¹⁾	平均斜率	2	2.2	2.4	mV/ $^{\circ}\text{C}$
$V_{30}^{(1)}$	30 $^{\circ}\text{C}$ 时的电压	0.74	0.76	0.78	V
$t_{\text{START}}^{(2)}$	建立时间	-	70	150	μs
$t_{\text{S_temp}}^{(2)(3)}$	当读取温度时的 ADC 采样时间 (经过 ADCBUF 后)	-	-	5	μs
t_{SW}	ADCBUF 输入通道切换, 输出稳定时间, (V_{REFINT} 和 TS)	-	-	20	μs

1. 由设计保证，不在生产中测试。
2. 数据基于考核结果，不在生产中测试。
3. 最短的采样时间可以由应用程序通过多次循环决定。

5.3.19. 内置参考电压 (V_{REFINT}) 特性

表 5-36 内置参考电压 (V_{REFINT}) 特性

符号	参数	最小值	典型值	最大值	单位
V_{REFINT}	内部参考电压	1.17	1.2	1.23	V
$t_{S_vrefint}^{(1)}$	读内部参考电压时，ADC 采样时间（经过 ADCBUF 后）	-	-	5	μs
t_{SW}	ADCBUF 输入通道切换，输出稳定时间，(V_{REFINT} 和 TS)	-	-	20	μs
t_{START}	启动时间	-	10	15	μs
$T_{Coff}^{(1)}$	温度系数	-	150	-	ppm/ $^{\circ}C$

1. 由设计保证，不在生产中测试。

5.3.20. 内置参考电压 (V_{REFBUF}) 特性

表 5-37 内置参考电压 (V_{REFBUF}) 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{CCA}	模拟供电电压	1.024 V 内置参考电压	2.7	-	5.5	V
		2.048 V 内置参考电压	2.7	-	5.5	
		2.5 V 内置参考电压	2.9	-	5.5	
		2.9 V 内置参考电压	3.3	-	5.5	
		4.096 V 内置参考电压	4.5	-	5.5	
$V_{REF1024}$	1.024 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 5V$	1.014	1.024	1.034	V
V_{REF15}	2.048 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 5V$	2.028	2.048	2.068	V
$V_{REF2048}$	2.5 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 5V$	2.475	2.5	2.525	V
V_{REF25}	2.9 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 5V$	2.871	2.900	2.929	V
V_{REF29}	4.096 V 内置参考电压	$T_A = 25^{\circ}C, V_{CC} = 5V$	4.076	4.096	4.126	V
$T_{Coff_VREFBUF}^{(1)}$	V_{REFBUF} 温度系数	$T_A = -40 \sim 105^{\circ}C$	-	150	-	ppm/ $^{\circ}C$
$I_{CCA(VREFBUF)}$	V_{CCA} 功耗	-	-	350	450	μA
$CL^{(2)}$	负载电容	-	0.5	1	1.5	μF
ESR	等效串联电阻	-	-	-	2	Ω
t_{start}	Start-up time	$CL = 1.0 \mu F$	-	400	500	μs

1. 由设计保证，不在生产中测试。
2. 容性负载须并联一个 100 nF 低 ESR 的瓷片电容，以降低高频噪声。

5.3.21. 定时器特性

表 5-38 定时器特性

符号	参数	条件	最小值	最大值	单位
t _{res} (TIM)	定时器分辨率时间	-	1	-	t _{TIMxCLK}
		f _{TIMxCLK} = 176 MHz	-	-	ns
f _{EXT}	CH1 ~ CH4 的定时器外部时钟频率	-	0	f _{TIMxCLK} /2	MHz
		f _{TIMxCLK} = 176 MHz	-	-	MHz
Re _{STIM}	定时器分辨率	TIMx (除 TIM2)	-	16	bit
		TIM2	-	32	
t _{COUNTER}	选择内部时钟时 16 位计数器时钟周期	-	1	65536	t _{TIMxCLK}
		f _{TIMxCLK} = 176 MHz	-	-	μs
t _{MAX_COUNT}	32 位计数器最大可能计数	-	-	65536 × 65536	t _{TIMxCLK}
		f _{TIMxCLK} = 176 MHz	-	-	s

表 5-39 IWDG 特性(时钟选择 LSI)

预分频	PR[2:0]	最小溢出值	最大溢出值	单位
/4	0	0.122	499.712	ms
/8	1	0.244	999.424	
/16	2	0.488	1998.848	
/32	3	0.976	3997.696	
/64	4	1.952	7995.392	
/128	5	3.904	15990.784	
/256	6 or 7	7.808	31981.568	

表 5-40 WWDG 特性(时钟选择 48 MHz PCLK)

预分频	WDGTB[1:0]	最小溢出值	最大溢出值	单位
1*4096	0	0.085	5.461	ms
2*4096	1	0.171	10.923	
4*4096	2	0.341	21.845	
8*4096	3	0.683	43.691	

5.3.22. EPWM 特性

表 5-41 EPWM 特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
T _A	工作温度范围		-40	25	125	°C
f _{EPWM}	EPWM 校准时钟输入	-	60	120	144	MHz
T _{res} (EPWM)	定时器分辨率时间	-	-	130	260	ps
Re _{SEPWM}	定时器分辨率	-	-	16	-	bit
t _{DTG}	死区产生时钟频率	-	-	1	-	t _{EPWM}
t _w (SYNCIN)	输入信号宽度 (EPWM_INx)	异步情况下	2	-	-	PCLK
		同步情况下	2	-	-	PCLK
t _w (SYNCOUT)	输出信号宽度 (EPWM_SCOUT)	-	8	-	-	PCLK
t _d (TZ-PWM)	跳闸响应时间 (输入到 EPWMx 强制为高/低/高阻)	-	-	-	25	ns

符号	参数	条件	最小值	典型值	最大值	单位
$t_w(TZ)$	跳闸信号宽度	异步	1	-	-	PCLK
		同步	2	-	-	PCLK
$t_w(ADCSOCL)$	外部 ADC 启动电气特性, ADCSOCxO 低电平时间	-	32	-	-	PCLK

1. 由设计保证, 不在生产中测试。

5.3.23. 通讯口特性

5.3.23.1. I²C 接口特性

I²C 接口满足 I²C 总线规格和用户手册的要求:

- 标准模式 (100 kHz)
- 快速模式 (400 kHz)
- 快速增强模式 (1 MHz)

I²C SDA 和 SCL 管脚具有模拟滤波功能, 参见下表。

表 5-42 I²C 滤波器特性

符号	参数	最小值	最大值	单位
t_{AF}	模拟滤波器抑制的最大尖峰脉宽	50	260	ns

I²C 接口符合标准 I²C 通信协议, 但有如下限制: SDA 和 SCL 不是‘真’的引脚, 当配置为开漏输出时, 在引出脚和 V_{CC} 之间的 PMOS 管被关闭, 但仍然存在。

表 5-43 I²C 接口特性

符号	参数	标准 I ² C ⁽¹⁾		快速 I ² C ⁽¹⁾⁽²⁾		快速增强 I ² C ⁽¹⁾⁽²⁾		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
$t_w(SCLL)$	SCL 时钟低时间	4.7	-	1.3	-	0.5	-	μs
$t_w(SCLH)$	SCL 时钟高时间	4	-	0.6	-	0.2	-	μs
$t_{su}(SDA)$	SDA 建立时间	2000	-	800	-	100	-	ns
$t_h(SDA)$	SDA 数据保持时间	250	-	250	-	130	-	
$t_r(SDA) / t_r(SDL)$	SDA 和 SCL 上升时间	-	1000	-	300	-	120	
$t_f(SDA) / t_f(SDL)$	SDA 和 SCL 下降时间	-	300	-	300	-	120	
$t_h(STA)$	开始条件保持时间	4	-	0.6	-	0.2	-	μs
$t_{su}(STA)$	重复的开始条件建立时间	4.7	-	0.6	-	0.2	-	
$t_{su}(STO)$	停止条件建立时间	4	-	0.6	-	0.2	-	
$t_w(STO:STA)$	停止条件至开始条件的时 间 (总线空闲)	4.7	-	1.3	-	0.5	-	
C_b	每条总线的容性负载	-	400	-	400	-	400	pF
t_{sp}	噪声滤波脉宽	0	50 ⁽³⁾	0	50 ⁽³⁾	-	50 ⁽³⁾	μs

1. 由设计保证, 不在生产中测试。

2. 为达到标准模式 I²C 的最大频率, f_{PCLK} 必须大于 4 MHz。为达到快速模式 I²C 的最大频率, f_{PCLK} 必须大于 8 MHz。为达到快速增强模式 I²C 的最大频率, f_{PCLK} 必须大于 16 MHz。

3. 模拟滤波器过滤的最小尖峰脉宽大于 t_{SP} (最大值)。




图 5-3 I²C 总线时序图

5.3.23.2. SPI 接口特性

表 5-44 SPI 接口特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{SCK}/t_{c(SCK)}$	SPI 时钟频率	主模式	-	-	64 ⁽²⁾	MHz
		从模式	-	-	32 ⁽²⁾	
$t_{su(NSS)}$	NSS 建立时间	从模式	4*tPCLK	-	-	ns
$t_{h(NSS)}$	NSS 保持时间	从模式	2*tPCLK	-	-	
$t_{w(SCKH)}$ $t_{w(SCKL)}$	SCK 高电平/低电平时间	主模式, presc = 2	$t_{pclk}-1$	t_{pclk}	$t_{pclk} + 1$	
$t_{su(MI)}$	数据输入建立时间	主模式	6	-	-	
$t_{su(SI)}$		从模式	5	-	-	
$t_{h(MI)}$	数据输入保持时间	主模式	5.5	-	-	
$t_{h(SI)}$		从模式	1	-	-	
$t_{a(SO)}$	数据输出访问时间	从模式	9	-	34	
$t_{dis(SO)}$	数据输出禁止时间	从模式	9	-	16	
$t_{v(SO)}$	数据输出有效时间	从模式, presc = 2	-	9	12	
$t_{v(MO)}$		主模式 (使能边沿之后)	-	3.5	4.5	
$t_{h(SO)}$	数据输出保持时间	从模式 (使能边沿之后)	6 ⁽¹⁾	-	-	
$t_{h(MO)}$		主模式 (使能边沿之后)	2	-	-	

1. 在 Master 发送的 SCK 占空比接收沿和发送沿之间宽的情况下, Slave 在发送沿之前就更新数据。
2. 以下 IO 用作 SPI 功能时, 主模式最高频率可达 64 MHz, 从模式最高频率可达 32 MHz; 其他 IO 在主模式下最高频率为 32 MHz, 从模式下最高频率为 16 MHz。(SPI1: PB12、PB13、PB14、PB15; SPI2: PD8、PD9、PD10、PC15)




图 5-4 SPI 时序图-从模式且 CPHA = 0




图 5-5 SPI 时序图-从模式且 CPHA = 1⁽¹⁾

1. 测量点设置于 CMOS 电平: 0.3 Vcc 和 0.7 Vcc





图 5-6 SPI 时序图-主模式⁽¹⁾


1. 测量点设置于 CMOS 电平: 0.3 Vcc 和 0.7 Vcc

6. 封装信息

6.1. LQFP64 封装尺寸



6.2. LQFP48 封装尺寸




TITLE
Puya LQFP48L 7x7X1.4-0.5PITCH

DRAWING NO.
QRPD-0050

REV
1.1

7. 订购信息



8. 版本历史

版本	日期	更新记录
V0.1	2026.04.02	预发布版本
V0.2	2026.04.23	新增产品 PY32F420C2CT7



Puya Semiconductor Co., Ltd.

声 明

普冉半导体(上海)股份有限公司 (以下简称: “Puya”) 保留更改、纠正、增强、修改 Puya 产品和/或本文档的权利, 恕不另行通知。用户可在下单前获取产品的最新相关信息。

Puya 产品是依据订单时的销售条款和条件进行销售的。

用户对 Puya 产品的选择和使用承担全责, 同时若用于其自己或指定第三方产品上的, Puya 不提供服务支持且不对此类产品承担任何责任。

Puya 在此不授予任何知识产权的明示或暗示方式许可。

Puya 产品的转售, 若其条款与此处规定不一致, Puya 对此类产品的任何保修承诺无效。

任何带有 Puya 或 Puya 标识的图形或字样是普冉的商标。所有其他产品或服务名称均为其各自所有者的财产。

本档中的信息取代并替换先前版本中的信息。

普冉半导体(上海)股份有限公司 - 保留所有权利